4.6.2. Регістри.

При виконанні різних арифметичних і логічних операцій і взагалі при обробці інформації виникає необхідність в зберіганні коду числа на протязі деякого часу. Іноді необхідно зсунути цей код вправо або вліво відносно розрядної сітки, підрахувати кількість імпульсів, вибрати задані комбінації кодів і таке ін. Такі операції виконують спеціальні пристрої МП-систем – вузли: регістри, лічильники, дешифратори та ін.

Регістр – це послідовнісний функціональний пристрій, призначений для прийому і запам’ятовування n–розрядного слова (коду) – х₁, х₂, х₃, …, х_n, а також для виконання над цим словом певних логічних перетворень.

Регістр уявляє собою сукупність тригерів, кількість яких відповідає кількості розрядів в слові, і допоміжних комбінаційних схем, що забезпечують у загальному випадку виконання таких операцій:

• встановлення регістра в нуль («скидання»);

• прийом слова з іншого пристрою (регістра, суматора, запам’ятовуючого пристрою (ЗП) та ін.);

• передачу слова в інший пристрій (регістр, суматор, ЗП та ін.);

• перетворення коду числа (перетворення прямого коду в обернений і навпаки та ін.);

• зсув слова вправо або вліво на потрібну кількість розрядів;

• перетворення послідовного коду слова в паралельний і навпаки.

В регістрах звичайно виконуються також і порозрядні логічні операції:

• логічне додавання;

• логічне множення;

• «АБО із виключенням» (додавання за mod 2).

Схеми конкретних регістрів можуть допускати виконання лише деяких із вказаних операцій.

Відповідно до вказаних функцій регістри в більшості своїй виконуються на тригерах з роздільними (встановлюючими) входами. Прийомом, видачею і іншими операціями в регістрі керують спеціальні сигнали, що надходять по керуючих шинах на вхідні і вихідні схеми тригерів регістра.

4.6.2.1. Прийом і передача інформації в регістрах.

Н а схемах, що наводяться далі, будуть показані лише ті кола, про які безпосередньо йде мова. Якщо, наприклад, говориться, що регістр містить код слова, то існують кола, по яких цей код заноситься в регістр, але щоб не захаращувати малюнок, ці кола не показані.

Схема двотактного регістру, що здійснює прийом і передачу інформації паралельним кодом наведена на рис. 4.59, а його умовне позначення – на рис. 4.61. В цій схемі використовуються RS-тригери, група вхідних І₁ і вихідних І₂, І₃ схем.

Попередньо необхідно всі  розряди встановити в нульовий стан (перший такт). Інформація в регістр заноситься одночасно по шинах х₁, х₂, …, х_n тільки в тому випадку, коли на шину «Пр» поданий керуючий сигнал прийому інформації (другий такт). При цьому через схеми І₁ проходять сигнали встановлення тригерів в стан 1 тільки в тих розрядах, де х_і = 1.

Записаний в регістр код слова буде зберігатись в ньому, доки не буде знову поданий сигнал встановлення регістра в стан 0. Прямий код слова, що зберігається в регістрі, буде виданий при надходженні на шину «ВП» керуючого сигналу «Видача прямого коду». При цьому код слова з прямих виходів тригерів регістра пройде через групу схем І₂ і в кожному розряді на виході буде вироблений сигнал Q _i = x _i.

Сигнал видачі інверсного коду – «Видача інверсного коду», – що може бути поданий на шину «ВІ», дозволяє через групу схем І₃ отримати інверсне значення коду, що зберігається в регістрі, при цьому в кожному його розряді виробляється значення коду Q _i =x _i.

В становлення тригерів регістра в стан 0, перед тим як записати в них інформацію, призводить до витрат часу. Для збільшення швидкодії регістрів за рахунок виключення першого такту використовується парафазна передача інформації з регістра на регістр. При цьому використовуються обидва входи тригера і по ним одночасно подаються сигнали 1 і 0. Схема передачі парафазних кодових сигналів в регістрах наведена на рис. 4.60. Код, записаний в регістр Рг1, передається при наявності на шині «Пр» керуючого сигналу прийому інформації в регістр Рг2.

Передача коду здійснюється через групу схем І₁ і І₂ (при цьому через схеми І₁ передаються прямі, а через    схеми І₂ – інверсні значення змінних). На одиничних і нульових входах кожного тригера регістра Рг2 виникає комбінація 1 і 0 або 0 і 1, що встановлюють тригери цього регістра в потрібний стан незалежно від його початкового стану.

Умовні графічні позначення описаних регістрів прийому–передачі інформації паралельним кодом наведені на рис. 4.61: а) – двотактний регістр; б) – регістр з парафазною передачею інформації.

а) б)

Рис. 4.61.