4.4.2. Елементи дтл.

Діодно-транзисторна логіка (ДТЛ) − це технологія побудови цифрових схем на основі біполярних транзисторів, діодів і резисторів. Свою назву технологія отримала завдяки реалізації логічних функцій (наприклад, І) за допомогою діодних кіл, а посилення сигналу − за допомогою транзистора.

Приклад комбінаційної схеми (а), що реалізує функцію 3І (кон’юнкцію) тобто y = f(x ₁, x ₂ , x ₃ ) = x ₁  x ₂  x ₃ , і її умовні позначення в системах DIN (б) та ANSI (в) наведені на рис. 4.19.

а) б) в)

Рис. 4.19.

О перація кон’юнкції в цій схемі здійснюється за допомогою діодів. Якщо на входи x ₁  x ₃  схеми подати високу напругу, що відповідає логічній 1, то діоди VD1÷VD3 будуть закриті, струм через них проходити не буде і на виході схеми буде висока напруга (близька до напруги живлення), яка відповідає логічній 1. Якщо хоча б на одному з входів цієї схеми буде низька напруга, яка відповідає логічному 0, то струм від джерела живлення +U пройде через резистор, утворюючи на ньому падіння напруги, і через відкритий діод; напруга на виході цієї схеми буде відповідати логічному 0. Тобто схема реалізує функцію 3І.

Аналогічна схема виконує функцію 3АБО (рис.4.20).

Кількість входів елемента І залежить від кількості діодів. Якщо використовувати два діоди, то вийде елемент 2І, якщо три діода − то 3І, якщо чотири діода, то 4І, і так далі. У мікросхемах випускається максимальний елемент 8І.

Н аведена схема має такий недолік, як зміщення логічних рівнів на виході мікросхеми. Напруга нуля і напруга одиниці на виході схеми вище вхідних рівнів на 0,7 В. Це викликано падінням напруги на вхідних діодах. Компенсувати це зміщення рівнів можна діодом, включеному на виході схеми, як це показано на рис. 4.21.

У цій схемі логічні рівні на вході і виході схеми однакові. Більш того, схема на рис. 4.21 буде нечутлива не тільки до вхідних напруг, більшим за напругу живлення схеми, а й до від'ємних вхідних напруг. Діоди витримують напругу до сотень вольт. Тому така схема досі використовується для захисту цифрових пристроїв від перевантажень по напрузі, що виникають, наприклад, в колах за межами пристрою. Природно, що для захисту одного входу досить одного діода на вході елемента. У результаті виходить тільки схема захисту без функції І.

При з’єднанні вхідної діодної схеми 3І з вихідним транзисторним інвертором утворюється одна з найпростіших логічних мікросхем, що реалізує функцію 3І−НЕ, тобто y = f(x) =  . Схема логічного елемента 3І–НЕ (а) та її умовні позначення в системах DIN (б) та ANSI (в) показані на рис. 4.22. Діоди VD4, VD5 і коло зміщення R₂, −Е₁ введені для забезпечення працездатності і збільшення завадостійкості схеми при рівні логічного нуля на вході.

а) б) в)

Рис. 4.22.

Вважаємо що вхід такого логічного елементу підключений до виходу такого ж логічного елемента. Паспортні дані на такі ДТЛ мікросхеми: U^<0>_вих.max = 0,5 В; пряме падіння на вхідному діоді U_пр.д.max = 0,9 B. Отже при логічному нулі на виході попереднього логічного елемента і, відповідно, на вході даного логічного елементу напруга після вхідного діода в точці Х з’єднання анодів вхідних діодів може бути наступним:

U^<0>_X = U^<0>_вых.max + U_пр.д.max = 0,5 + 0,9 = 1,4 B.

Якщо б не було діодів VD4 і VD5, то напруга логічного нуля U^<0>_X в точці Х, безпосередньо потрапляючи на базу вихідного транзистора, могла б бути занадто високою, щоб цей транзистор закрити, тобто може бути так, що вихідний транзистор не буде закриватися ні при логічній одиниці ні при логічному нулі на його вході.

За наявності діодів VD4, VD5 та кола зміщення R₂, −Е₁, струм, що протікає від точки Х через діоди VD4 і VD5 і резистор R₂ до джерела зміщення −Е₁, створює на цих діодах падіння напруги, яке дорівнює подвійному U_пр.д.max, тобто U_пр. = 1,8 В. Напруга на базі транзистора U_б при логічному нулі вході при цьому буде нижче напруги в точці Х на величину падіння напруги на відкритих діодах VD4 і VD5 (виходячи з напрямку струму в діодах), тобто U_б = U_X – 2×U_пр.д.max = 1,4 – 1,8 = – 0,4 В.

Оскільки для початку відкривання транзистора n-n-p необхідна додатна напруга хоча б 0,1 В, можна вважати, що у даної мікросхеми статична завадостійкість складе U^<0>_завад. = 0,1 − (− 0,4) = 0,5 В.

Головні недоліки таких схем:

a) низька навантажувальна здатність К_розг. = 5¹;

б) низька швидкодія: t^{0, 1}_затр. = 110 нс, t^{1, 0}_затр. = 20 нс. Велика різниця між затримками по фронтах при переході від «0» до «1» і від «1» до «0» пояснюється тим, що заряд ємності навантаження логічного елемента при закриванні вихідного транзистора (фронт 0,1) відбувається через колекторний резистор R₃ = 4 Ком, а розряд, − через відкритий транзистор,що має істотно менше внутрішній опір R_відкр., ніж R₃.

Удосконалення мікросхем ДТЛ шляхом ускладнення вихідного інвертора, як показано на рис. 4.23, дозволило збільшити навантажувальну здатність (K_розг. = 16) і швидкодію (t^{0, 1}_затр. = t^{1, 0}_затр. = 40 нс).

Рис. 4.23.

У цій схемі вихідні транзистори VT2 та VT3 зібрані за двотактною схемою (push-pull, − «тягни-штовхай»). Вони відкриваються по черзі. Транзистор VT1 називають фазороздільним. Низькоомний резистор R₄ обмежує імпульс струму, що протікає через транзистори VT2 та VT3 при перемиканні, коли один з цих транзисторів відкривається, а другий, − закривається.

Для аналізу роботи такого вихідного каскаду можна використати наступний прийом, − допустити, що в одному випадку (при логічній одиниці на всіх входах х₁, х₂, х₃) фазоінвертуючий транзистор відкритий і являє собою коротке замикання між колектором і емітером, а в іншому стані цей транзистор закритий і являє собою розрив.

У першому випадку очевидно, що якщо не враховувати вплив верхнього вихідного транзистора, то нижній вихідний транзистор VT3 буде відкрито. При цьому напруга на його колекторі буде вище рівня нуля (хоча б на частку вольта), отже і потенціал емітера верхнього вихідного транзистора буде вище рівня нуля, вище рівня емітера нижнього вихідного транзистора.

Тому можна вважати, що для верхнього вихідного транзистора напруги на його базі буде недостатньо для його відкриття, хоча цієї напруги і вистачає для відкривання нижнього вихідного транзистора. Отже, верхній вихідний транзистор буде закрито, і не буде впливати на роботу нижнього вихідного транзистора, що підтверджує правильність зробленого вище припущення.

Таким чином, при логічних одиницях на всіх входах ДТЛ логічний елемент має на своєму виході напруга логічного нуля.

У другому випадку, очевидно, що верхній вихідний транзистор буде відкритий, а нижній вихідний транзистор, − закритий.

Отже, при хоча б одному логічному нулі на входах схеми логічний елемент має на своєму виході напруга логічної одиниці.

На основі базового елементу будується і інвертор. У цьому випадку на вході використовується тільки один діод VD1. Схема ДТЛ інвертора наведена на рис. 4.24.

До складу сучасних серій мікросхем крім елементів І входять логічні елементи АБО. Схема логічного елемента 2АБО-НЕ наведена на рис. 4.25. Транзистори VT1, VT2, що реалізують функцію АБО, з’єднуються паралельно в точках а і б, а вихідний каскад на транзисторах VT3, VT4 − один.

Рис. 4. 25.

Наведений на рис. 4.25 логічний елемент використовується в таких серіях мікросхем як 555, 533, 1531, 1533. У цих серіях мікросхем для підвищення швидкодії застосовуються транзистори і діоди Шотткі. Схеми АБО-НЕ у цих серіях мікросхем має позначення «ЛЕ». Так наприклад, схема К555ЛЕ1 містить в одному корпусі чотири елемента 2АБО-НЕ.