4.5. Комбінаційні цифрові пристрої.

Як вже зазначалось, комбінаційними називаються такі логічні пристрої, вихідні сигнали яких однозначно визначаються вхідними сигналами (комбінацією вхідних сигналів) в даний момент часу. Такі пристрої ще називають елементами із жорсткою логікою.

4.5.1 Дешифратор.

Дешифратором називається комбінаційна схема, яка має n входів і до 2ⁿ виходів, і, яка перетворює n–розрядний двійковий код слова у сигнал, який виникає тільки на одному відповідному поданому коду певному виході.

Дешифратор уявляє собою сукупність схем І, на входи яких подаються комбінації прямих і інверсних значень двійкових змінних – х₁, , х₂, , …, х_n, , кожна з яких може мати значення 0 або 1. Вихідний сигнал 1 з’являється на виході тільки однієї з схем, в той час як на виходах інших схем дешифратора зберігається вихідний сигнал 0. В таблиці 4.5 відображені можливі стани дешифратора на три входи (n = 3) і вісім (2³) виходів.

Таблиця 4.5.

Таблиця станів дешифратора на три входи і вісім виходів.

Комбінації вхідних сигналів			Комбінації вихідних сигналів
х1	х2	х3	y0	y1	y2	y3	y4	y5	y6	y7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

Виходи дешифратора мають нумерацію, яка співпадає з десятковим уявленням двійкового числа від 0 до (n – 1). Якщо, наприклад, слово на вході має код 101 (табл. 4.5), то одиничний сигнал буде тільки на п’ятому виході дешифратора, тобто  y₅ = 1. Це досягається тим, що на відповідну схему І₅ надходить код   х₁   х₃ (х₁ = 1, = 1, х₃ = 1), тобто всі сигнали дорівнюють 1, в той час як інші схеми І такої одиничної вхідної комбінації не мають і на їх виходах утворюються логічні 0.

Ч исло елементів І одноступеневого дешифратора визначається числом виходів.

На рис. 4.32 показані умовні позначення лінійних дешифраторів: а) – дешифратор з прямими входами; б) – дешифратор з парафазними входами.

За способом організації дешифрації слова дешифратори поділяються на одноступіневі (лінійні) та багатоступіневі (прямокутні, пірамідальні).

За типом елементів, що використовуються розрізняють дешифратори діодні, транзисторні, магнітні. На цих елементах будуються схеми І, які і використовуються в дешифраторах.

Схеми дешифраторів можуть бути у вигляді окремих інтегральних схем або входити до структури деяких ВІС, наприклад, інтегральних схем постійної та оперативної пам’яті. Повний дешифратор – дешифратор, що має стільки виходів m, скільки різних значень може мати n-розрядне двійкове число на його входах, тобто m = 2ⁿ.

Рис. 4.33.

На рис. 4.33 наведена схема одноступеневого лінійного дешифратора на три входи, у якого число виходів m = 2³ = 8.

Для схемної реалізації кожного виходу дешифратора достатньо мати один логічний елемент І з числом входів, рівним числу розрядів слова, що надходить на дешифратор (числу змінних). Прямі та інверсні значення змінних, як правило, надходять на входи дешифратора з прямих та інверсних виходів тригерів регістра (далі буде), на якому записана вхідна комбінація змінних. Кожний вихід дешифратора набуває значення 1 (збудження) тільки при одній певній комбінації вхідних змінних х₁÷ х₃ та їх інверсних значень .

Якщо довжина двійкового слова, що дешифрується, більше можливого числа входів елементів І, то використовують багатоступеневу (каскадну) будову дешифратора.

Каскадне включення елементів І можна здійснити двома способами. В залежності від вибраного способу каскадування дешифратори поділяються на прямокутні та пірамідальні.

В прямокутному (матричному) дешифраторі слово, що дешифрується, розділене на кілька підслів. Підслова дешифруються на окремих лінійних дешифраторах, утворюючи вихідні значення, які називають частковими. Ця група лінійних дешифраторів уявляє собою перший каскад прямокутного дешифратора. В будь-якому наступному каскаді виконується операція кон’юнкції часткових вихідних значень, утворених лінійними дешифраторами попереднього каскаду.

Рис. 4.34.

Приклад схемної реалізації двоступеневого матричного дешифратора на чотири входи і шістнадцять виходів наведена на рис. 4.34. Тут дешифратори, на входи яких безпосередньо надходять сигнали змінних х₀, х₁ та х₂, х₃ , утворюють перший каскад дешифрації. Шістнадцять схем І, на виходах яких утворюються сигнали у₀, у₁, …, у₁₅ складають матрицю другого каскаду.

Схема матричного дешифратора на 1024 виходи наведена на рис. 4.35, де ЛД, МД – лінійні і матричні дешифратори відповідно. Припустимо, що необхідно дешифрувати 10-розрядне слово n = 10. Це слово розділяється на три групи: n₁ = 4, n₂ = 4, n₃ = 2. Тоді кожний з трьох лінійних дешифраторів першого каскаду дешифрації, буде мати 2ⁿ¹ = 16, 2ⁿ² = 16, 2ⁿ³ = 4 виходів відповідно.

Рис. 4.35.

Виходи першого і другого лінійних дешифраторів подаються на двовхідні схеми І другої ступені прямокутного дешифратора, які утворюють його підсхему на 256 виходів. Кількість виходів другої ступені визначається за формулою m₂ = 2ⁿ¹ 2ⁿ² = 2ⁿ¹⁺ⁿ².

Виходи другої ступені матричного дешифратора і першої ступені третього лінійного дешифратора подаються на двовхідні схеми третьої ступені матричного дешифратора, які утворюють його підсхему на 1024 виходів. Кількість виходів третьої ступені визначається за формулою m₃ = m₂2ⁿ³ = 2^n1+n2+n3 = 1024.

Пірамідальний дешифратор в кожному каскаді утворює часткові вихідні значення як кон’юнкції часткових вихідних значень попередніх каскадів і цифри одного з розрядів, що ще не брали участі в утворені попередніх часткових значень. Приклад схеми пірамідального дешифратора на три входи і вісім виходів наведена на рис. 4.36, а схеми синхронного¹ пірамідального дешифратора на чотири входи, побудованого на окремих ІС наведена на рис. 4.37.

Рис. 4.36.

Першу ступінь дешифратора (рис. 4.37) складає дешифратор з двома входами (х_0, х₁) і відповідно чотирма виходами. Другу ступінь – чотири дешифратора, кожний з яких також має по два входи і по чотири виходи. Перша група розрядів дешифрується на дешифраторі першої ступені під дією сигналу синхронізації С. Вихідні сигнали з дешифратора першої ступені використовуються як синхронізуючі сигнали для дешифраторів другої ступені. На кожний дешифратор другої ступені подається одна і та ж група розрядів (х_2, х₃), але дешифрується тільки на тому дешифраторі, на який надійшов сигнал синхронізації від першої ступені.

Рис. 4.37.

Якщо вхідне слово складається з більшого числа розрядів, то виходи дешифратора другої ступені можуть бути використані для синхронізації дешифраторів наступної ступені і т.д.