4.5.3. Мультиплексори і демультиплексори.

Мультиплексор – це комутатор інформаційних сигналів, що забезпечує передачу інформації, яка надходить по одній, вибраній з кількох, вхідній лінії зв’язку (In_i), на одну вихідну лінію (Out). Вхідна лінія вибирається мультиплексором відповідно надійшовшого адресного коду. При m–розрядному адресному коді можна реалізувати М = 2^m комбінацій адресних сигналів, кожна з яких забезпечує вибір однієї із М вхідних ліній. Мультиплексор належить до комбінаційних логічних схем і складається з дешифратора адреси вхідної лінії, схем І та АБО. Схема мультиплексора для чотирьох вхідних ліній (In₀, In₁, In₂, In₃) та дворозрядним (х₂ х₁) адресним кодом подана на рис. 4.43-а.

Двійковий код адреси (х₂ х₁) відкриває одну із схем І(&), яка з’єднує вихідну лінію Out і відповідну вхідну лінію. При цьому інформація на виході не залежить від стану інших ліній.

Якщо треба побудувати мультиплексорний пристрій для великої кількості вхідних ліній, то можна об’єднати окремі мультиплексори в схему так званого мультиплексорного дерева, що складається з кількох рівнів комутації. Приклад такого мультиплексорного дерева показаний на рис. 4.43-б.

а) б)

Рис. 4.43.

Демультиплексор – це комутатор інформаційних сигналів, що забезпечує передачу інформації, яка надійшла по одній вхідній лінії (In), на одну із вихідний ліній відповідно встановленій адресі (Out_i). Схема демультиплексору побудована аналогічно схемі мультиплексора (рис. 4.44-б). У разі необхідності мати більшу кількість вихідних ліній можна також побудувати демультиплексорне дерево. Приклад такого демультиплексорного дерева показаний на рис. 4.44-б.

а) б)

Рис. 4.44.

4.5.4. Напівсуматор і суматор.

Н апівсумматор − логічна схема має два входи та два виходи (рис. 4.45). Напівсумматор використовується для побудови двійкових суматорів. Напівсумматор дозволяє обчислювати суму A + B, де A і B - це розряди двійкового числа, при цьому результатом будуть два біти S, C, де S − це біт суми, а C − біт переносу. Проте, для побудови схеми двійкового суматора необхідно мати елемент, який підсумовує три біта A, B і C_in, де C_in − біт переносу з попереднього розряду, таким елементом є повний двійковий суматор, який як правило складається з двох напівсумматоров (рис. 4.46).

Рис. 4.46.

Отже, суматор − логічний операційний вузол, який виконує арифметичне додавання двійкових (трійкових або n-кових кодів двох (бінарний), трьох (трінарний) або m чисел (m-арний)). При арифметичному складання виконуються і інші додаткові операції: обрахунок знаків чисел, вирівнювання порядків доданків і тому подібне. Суматори є комбінаційними схемами, які виконують бінарну (двухоперандні), трінарну (трехоперандні) або n-арну (n-операндну) логічну функцію додавання. Входять до складу вузлів арифметико логічних пристроїв (АЛП).

4.6. Послідовнісні пристрої.

Як вже зазначалось, послідовнісними називають такі логічні пристрої, вихідні сигнали яких визначаються не тільки сигналами на входах в даний момент часу, а й передісторією їхньої роботи, тобто станом елементів пам’яті, в який вони були призведені вхідними сигналами в попередні часові моменти. Послідовнісні пристрої ще називають елементами з програмованою логікою.