Синхронна пам'ять

Першим типом синхронного ОЗП стала SDRAM.

SDRAM

SDRAM з'явилась тому, що пам'ять типу EDO не могла задовільнити зросші запити процесорів з частотою вище 200 МГц в плані ефективної системи "підкачки" даних. Крім того, дякуючи переходу на прогресивну технологію виробництва ціни модулів пам'яті EDO i SDRAM вирівнялись, і технологія захопила весь ринок. Саме SDRAM стала "відправною точкою" для інших технологій, в яких використовуються переваги синхронного обміну. Головні відмінності SDRAM від попередніх типів пам'яті наступні:

• синхронний метод передачі даних на шину;

• конвеєрний механізм пересилки burst-пакета;

• використання декільких (двох або чотирьох) внутрішних банків пам'яті;

• передача частини функцій контролера пам'яті лозіці, розміщеній в самій мікросхемі.

Самою значною відмінністю SDRAM від більш ранніх типів пам'яті стала привязка (синхронізація) її роботи з тактовими імпульсами системної шини. В зв'язку з тим, що частота процесора безпосередньо звязана з частотою системної шини, то синхронізація значно прискорює обмін даними між ОЗП і процесором. Синхронність дозволяє контролеру пам'яті точно "знати", коли дані готові, що зменшує затримки в циклах очікування та пошуку даних. При синхронній роботі дані з'являються на виводах ІС пам'яті разом з тактовими імпульсами. При цьому відсутнє часове неузгодження в роботі різних пристроїв, які приймають участь в передачі даних, що спрощує їх взаємодію. Наступним по важливості нововвеленням можна вважати використання конвеєрного механізму пересилання пакетів даних (Burst Pipeining).

На відміну від простого механізму передачі пакетів, реалізованого в BEDO, конвеер дозволяє передавати весь пакет потактно, забезпечуючи безперебійну роботу ОЗП навіть на більш високих частотах. Ще більше зростання продуктивності SDRAM досягається дякуючи розділенню масиву комірок на незалежні внутрішні банки пам'яті. Коли проводиться обмін даними з одним із банків, інші можуть підготовлюватись до наступної опереції. Коли перший банк закінчить обмін, інший буде вже готовий передати наступний блок даних (це так званий почерговий доступ - interleaved). Таким чином, можна без затримок, повязаних з вибором рядка ядра, виконувати швидке послідовне зчитування даних з різних областей пам'яті.

Дякуючи всім цим рішенням SDRAM може працювати з тактовою частотою 100 МГц і відповідною системною шиною. Це дало можливість ще збільшити частоту процесора, причому, на відміну від версій для 66-МГц шини, вона тепер буде зростати з кроком не в 33 МГц, а в 50 МГц (350, 400, 450, 500...). В останніх версіях ведучих виробників допустима тактова частота складає вже 133 МГц. Крім того, SDRAM перестала бути просто місцем, де зберігаються дані - тепер вона самостійно виконує частину роботи, якою раніше був зайнятий контролер.

Для повноцінної роботи з SDRAM необхідно, щоб її підтримував встановлений на материнській платі нібір логіки (чіпсет). Ним може бути довільний чіпсет від Intel, починаючи з 440TX, і від VIA - після Apollo VPX.

DDR RAM (SDRAM II)

Модулі пам'яті DDR RAM з'явилися відносно недавно, але саме їм прогнозують велике манутнє.

Double Data Rate - пам'ять з подвоєною швидкістю обміну даними. Інше позначення цього типу пам'ті - SDRAM II (тобто SDRAM другого покоління). По принципам роботи вона подібна на SDRAM, але, на відміну від неї, може пердавати і приямати дані на обох фронтах тактових імпульсів. Це подвоює швидкість передачі. Крім того, в DDR RAM використовується протокол DLL (Delay Locked Loop),що дозволяє змістити інтервал дійсного значення вихідних даних. Таким чином скорочуються простої системної шини при зчитуванні даних на неї із декількох модулів пам'яті.

SLDRAM

Цей тип пристроїв розробляється консорціумом найбільших виробників пам'яті - SLDRAM Consortium. Цей тип пам'яті увібрав всі прогресивні технології, закладені в його попередниках - SDRAM і DDR RAM. Ще більше зростання продуктивності досягається за рахунок розповсюдження пакетного протоколу передачі даних на сигнали керування ( звіси і пішла назва цього типу пам'яті - Linked SDRAM). В SDRAM адреси, команди, а також сигнали керування передаються в пакетному режимі по однонаправленій шині Command Link.

Одночасно з ними по іншій, двонаправленій шині Data Link, також в пакетному режимі, передаються дані, причому передача здійснюється на обох фронтах тактових імпульсів, як і у випадку DDR SDRAM. Величина всього пакету даних може досягати цілій сторінці (рядка ядра). Пропускна здатність обох шин (команд і даних) однакова, тому є можливість перемикання на довільну сторінку пам'яті без втрати продуктивності. Порівнюючи із SDRAM набір команд в SLDRAM суттєво збільшений, що полегшую роботу контролера. Команда являє собою чотири 10-бітних пакета і містить всю інформацію для проведення наступної операції. Таким чином, зростає ефективність керування пам'ятью - всього за 4 такти передається вся інформація, яка описує цілий масив даних. Це викликає стрибок у продуктивності SLDRAM. Максимальна швидкість передачі, досягнута SLDRAM, перевищує 1Гб/с на кожний розряд на частоті 400 МГц. Слід зауважити, що на такій частоті важливо, щоб всі сигнали точно синхронізувались з тактовими імпульсами системної шини, та щоб всі мікросхемипам'яті в межах одного модуля мали близькі часові затримки. Для цього контролер програмує всі ІС модуля пам'яті таким чином, щоб вони видавали дані на шину одночасно, незалежно від розкиду їх параметрів і віддаленості мікросхем від контролера.