19. Методи покращення завадостійкості радіоелектронних пристроїв на інтегральних мікросхемах

Завадостійкість. Базовий елемент ІМС у статичному режимі може перебувати в одному із двох стійких станів (0 або 1). Із цієї причини розрізняють статичну завадостійкість ЛЕ (логічний елемент) за рівнем 0 (U_no)і за рівнем 1 (U_n1). Статична завадостійкість базових елементів ІМС визначається значенням напруги, що може бути подане на вхід ІМС щодо рівня 0 або 1, не викликаючи її помилкового спрацьовування (наприклад, перехід зі стану 1 у стан 0 або навпаки).

Напруга перешкоди або підвищує, або знижує вхідну напругу. Якщо на вході діє напруга логічного 0 (U₀), то небезпечні перешкоди, що мають позитивну полярність, тому що вони підвищують вхідну напругу, що може привести до збою в роботі, тобто помилковій зміні вихідних напруг у цифровому пристрої. При надходженні на вхід напруги логічної 1 (U₁) і напруги перешкоди негативної полярності також можливо помилкове перемикання. Максимально припустимі постійні напруги перешкоди позитивної полярності (при напрузі логічного 0 на вході) і негативної полярності (при напрузі логічної 1 на вході) визначають завадостійкість ЛЕ стосовно статичного (довгостроково діючим) перешкодам.

Внутрішні перешкоди в цифровому пристрої виникають при перемиканні ЛЕ, тому їхня амплітуда пропорційна логічному перепаду U_л.

Логічним перепадом називається різниця напруг логічної 1 і логічного 0:

.

Для оцінки завадостійкості ЛЕ крім напруг U_п1 й U_п0 використовують відносні величини:

; ,

названі коефіцієнтом завадостійкості.

Для підвищення завадостійкості необхідно збільшувати логічний перепад і зменшувати час перемикання ЛЕ зі стану 1 у стан 0 і навпаки.

Споживана потужність ЛЕ (потужність, споживана ЛЕ від джерела живлення) залежить від його логічного стану, тому що змінюється струм I_и.п. у ланцюзі живлення. ЛЕ споживає струм

при ;

при .

Тому середня споживана потужність у статичному режимі.

.

Знаючи середню потужність і число ЛЕ в цифровому пристрої N_л.э., можна обчислити середню потужність, споживану пристроєм; вона дорівнює . Зменшити споживану потужність можна, знизивши напругу або струм живлення. Однак при цьому понизяться завадостійкість, а для багатьох типів ЛЕ й швидкодія. Найбільш ефективний спосіб зменшення потужності P_ср реалізований у ЛЕ на КМДН-транзисторах (комплементарний метал-діелектрик-напівпровідник). У цих елементах струми в статичному режимі малі, а потужність споживається тільки при перемиканні. Потужність, споживану додатково в процесі перемикання, називають динамічною. Вона пропорційна частоті перемикання ЛЕ. Тому динамічну потужність визначають при заданій робочій частоті, близької до максимального.

20. Перетворювачі код-аналог на матрицях r-2r

ЦАП на основі резистивної матриці R-2R і його реалізація на мікроконтролері.

1) Використання матриці R-2R у якості паралельного ЦАП.

Розглянемо матрицю, зображену на малюнку.

Очевидно, що якщо всі ключі перебувають у положенні "0", та вихідна напруга буде дорівнює нулю.

Можна порахувати, що якщо ключ нульового розряду встановлений у положення "1", а всі інші в положення "0", то

Uвых=V*1/16,

якщо ключ першого розряду встановлений у положення "1", а всі інші в положення "0", то

Uвых=V*1/8,

якщо ключі нульового й першого розрядів установлені в положення "1", а всі інші в положення "0", то

Uвых=V*(1/16+1/8), і так далі...

У загальному випадку одержимо: Uвых=V*(А0*1/16+А1*1/8+А2*1/4+А3*1/2), де Аi=1, якщо відповідний ключ (Кi) перебуває в положенні "1" й Аi=0, якщо відповідний ключ перебуває в положенні "0".

Тобто, замикаючи різними способами ключі ДО0...ДО3 (або, по іншому говорячи, подаючи на вхід чотирьохбітне число A3A2A1A0) ми можемо одержати 24=16 різних значень вихідної напруги (від Uвых=0 до Uвых=V*(1-1/16) із кроком D=V*1/16).

Таким чином, дана схема являє собою найпростіший паралельний чотирьохбітний цифро-аналоговий перетворювач.

Аналогічним способом можна побудувати восьми, десяти, дванадцяти й взагалі n-бітний ЦАП.

У загальному випадку, для n-бітного ЦАП будемо мати: Uвых=V*S(Ai*1/2n-i), де i - номер розряду (i=0, 1, 2 ... n-1), Ai=1, якщо відповідний ключ замкнуть на шину живлення й Ai=0, якщо відповідний ключ замкнуть на загальне проведення.

крок у цьому випадку визначається по формулі: D=V/2n, де n - загальне число розрядів

2) Реалізація ЦАП за схемою R-2R на мікроконтролері.

Припустимо у вас немає ЦАП, але є звичайний контролер з достатньою кількістю невикористовуваних ніг. Чи можна, використовуючи мікроконтролер, зробити ЦАП самостійно? Так звичайно ж можна.

Візьмемо, приміром, контролер PIC16F628A і подивимося в документації, як улаштовані його виходи:

Як бачимо, - на виході два польовика, коли на виході "0" - верхній закритий, нижній відкритий, коли на виході "1" - навпаки, верхній відкритий, нижній закритий. Це саме те, що нам потрібно, - можемо підтягти вихід або до землі, або до харчування. Тоді, задіявши вісім таких висновків і матрицю R-2R, - одержимо восьмибітний цифро-аналоговий перетворювач:

21.ОЗП

Запам’ятовуючі пристрої

Призначення – зберігання інформації на протязі певного відрізку часу.

Запам’ятовуючий пристрій звичайно містить велику кількість елементів пам’яті.

В ЕОМ служить для того, щоб зберігати програму обробки даних, а також проміжні та кінцеві результати обробки.

Структура ЗП складається з n комірок пам’яті, кожна з яких зберігає слово з m бітів. За допомогою двійкової адресації можна викликати n комірок пам’яті ЗП і по командам ЗАПИС/ЧИТАННЯ записати або прочитати в них n слів. При вказанні об’єму ЗП слід користуватись системою позначень, що явно вказує скілька слів та якої довжини може містити даний ЗП. Так, наприклад, ми говоримо про ЗП об’ємом 256х4 біт, який містить 256 комірок пам’яті по 4 біти в кожній. Якщо ми говоримо про ЗП об’ємом 1К4, 2К8 або 16К1, то маємо на увазі структури, що відповідають 1024х4, 2048х8, 65536х1 біт відповідно.