Рис. 22.11. Схема одноразрядного сумматора двоичных чисел на три входа: 1 — второе слагаемое; 2 — первое слагаемое; 3 — перенос из предшествующего разряда; 4 — сумма; 5
— перенос в последующий разряд
Схема одноразрядного сумматора на три входа ОС-3 (рис. 22.11) состоит из двух ОС-2 и схемы логического сложения ИЛИ. Рассматривая работу сумматора ОС-3 при различных комбинациях сигналов на входе, можно убедиться, что она описывается таблицей сложения трех
одноразрядных двоичных чисел |
|
|
0+0+0=0, |
0+1+1=0(1), |
1+1+0=0(1), |
0+0+1=1, |
1+0+0=1, |
1+1+1=1(1), |
0+1+0=1, |
1+0+1=0(1), |
|
где в скобках помечены единицы переноса.
Некоторые возможные комбинации входного сигнала показаны на рис. 22.12.
Рис. 22.12. Схема сумматора на три входа при различных комбинациях входных сигналов
Одноразрядный сумматор позволяет складывать числа в последовательном коде, когда одноименные разряды двух чисел последовательно подают на вход схемы. Для ускорения операции сложения используют сумматоры, в которых все разряды двух чисел одновременно складываются попарно. Принципиальная схема такого сумматора изображена на рис. 22.13. Одноименные (или сдвинутые) разряды чисел, хранящихся в регистрах слагаемых, по команде устройства управления подают на входы ОС-3. Количество ОС-3 определяет максимальную разрядность чисел. Результаты сложения каждой пары разрядов и единицы переноса (если она образуется) одновременно записываются в регистр суммы.
Рис. 22.13. Принципиальная схема
многоразрядного сумматора
Время сложения двух чисел в схеме многоразрядного сумматора практически равно времени сложения одной пары разрядов. Такое сокращение времени, затрачиваемого на операцию сложения двух чисел, достигается за счет существенного усложнения арифметического устройства.
Соединяя сумматоры и регистры с помощью управляющих коммутирующих цепей, получают устройства умножения и деления.
Карточка № 22.10 (157).
Сумматор
Все ли возможные режимы работы ОС-2 отображены на |
Все |
211 |
|
рис. 22.10? |
|
|
|
Не все |
271 |
||
|
|
|
|
На шину «Перенос» (см. рис. 22.11) из |
а) 0, б) 0 |
251 |
|
предшествующего разряда ОС-3 поступила «1». Первое |
|
|
|
а) 1, б) 0 |
151 |
||
слагаемое равно «0», второе также «0». Какие сигналы |
|
|
|
а) 0, б) 1 |
231 |
||
появятся на шинах: а) «Сумма»; б) «Перенос в |
|
|
|
последующий разряд»? |
|
|
|
Из регистра первого слагаемого в сумматор (см. рис. |
10110 |
191 |
|
22.13) передано число 1011, из регистра второго |
|
|
|
10010 |
131 |
||
слагаемого — число 111. |
|
|
|
1111 |
171 |
||
Какое число поступит в регистр суммы? |
|||
10000 |
12 |
||
|
|||
Сколько и каких сумматоров нужно для сложения двух |
Один ОС-2 |
92 |
|
двоичных чисел в последовательном коде? |
|
|
|
Один ОС-3 |
32 |
||
|
Это зависит от разрядности чисел |
72 |
|
Сколько и каких сумматоров требуется для сложения |
Два ОС-2 |
52 |
|
двух двоичных чисел в параллельном коде? |
|
|
|
Два ОС-3 |
112 |
||
|
|
|
|
|
Это зависит от разрядности чисел |
132 |
|
|
|
|
§22.11. Арифметическое устройство
Арифметическим устройством (АУ) называется блок электронной вычислительной машины, в котором осуществляются арифметические и логические операции с двоичными числами.
Основные операции, выполняемые элементами арифметического устройства, сводятся к сложению двух чисел, нахождению логических функций двух переменных, сдвигу разрядов влево или вправо. Последовательно применяя эти операции, производят сложение, вычитание,
умножение и деление любого количества чисел и определение логических функций многих переменных.
Точность выполнения арифметических операций зависит от количества разрядов машинных чисел и формы представления чисел. Чем большим количеством разрядов представлено машинное число («слово»), тем меньше ошибка при его округлении в случае выхода значащих разрядов за пределы разрядной сетки. Увеличение количества разрядов требует увеличения «длины» регистров и сумматоров при параллельном кодировании чисел или увеличения времени выполнения операций при последовательном. Следует также учитывать, что увеличение длины разрядной сетки приводит к уменьшению количества чисел, которые могут храниться в памяти машины, если емкость ее задана.
Поэтому к о л и ч е с т в о р а з р я д о в для записи двоичных чисел в машине выбирают с учетом ее назначения и условий эксплуатации; в микроЭВМ (типа «Электроника») оно составляет 16, в больших универсальных машинах — несколько десятков.
На точность работы машины существенное влияние оказывает и форма представления чисел. Различают форму с фиксированной запятой и форму с плавающей запятой.
При ф и к с и р о в а н н о й з а п я т о й несколько упрощается как схема арифметического устройства, так и процесс выполнения операций. В частности, исключается промежуточный этап нормализации чисел.
При п л а в а ю щ е й з а п я т о й рациональнее используется разрядная сетка АУ и повышается точность вычислений.
В больших универсальных машинах предусматривается возможность обработки чисел как в той, так и в другой форме. При фиксированной запятой используют естественную запись чисел, при плавающей — нормализованную.
У нормализованных чисел различают мантиссу и порядок. Мантисса всегда меньше единицы, содержит все разряды числа, но без нулей, предшествующих старшему значащему разряду. Порядок — это степень основания, на которую умножают мантиссу. Порядок определяет действительное место запятой в числе.
Рассмотрим примеры записи чисел в естественной и нормализованной форме в двоичной системе, а также машинную запись чисел.
В машинной записи числа два разряда а отводят для записи знака мантиссы (00 — плюс, 11
—минус); определенное число разрядов б — для записи мантиссы, два разряда в—для записи знака порядка; несколько разрядов г — для записи порядка (степени основания).
Нетрудно убедиться, что число 0,0010101101 не уместилось бы в восьмиразрядной сетке и часть значащих разрядов была бы потеряна, а точность вычислений снижена. Применяя нормализованную запись, можно сохранить все разряды числа. Для этого требуются дополнительные машинные разряды записи числа, однако нетрудно понять, что в целом это выгодно и тем больше, чем длиннее разрядная сетка машины.
Преимуществом двоичной системы служит простота арифметических операций. Так, при умножении двоичных чисел процесс сводится к сложению множимого с самим собой, но сдвинутым на. один или несколько разрядов влево:
где 000000 — нулевые, а 100110 — значащие частичные произведения.
Сравнение примеров а) и б) показывает, что умножение на нулевой разряд эквивалентно сдвигу значащего частичного произведения на одну позицию влево.
Принципиальная упрощенная схема устройства умножения четырехразрядных двоичных чисел изображена на рис. 22.14. Множимое и множитель записаны в соответствующие регистры. При подаче импульса на шины «Сдвиг» множитель вытесняется из регистра, а разряды сумматора сдвигаются на одну позицию. Если из регистра множителя «вытесняется» единица, то на схемы
логического умножения И поступает импульс и множимое из своего регистра передается в сумматор. Если из регистра множителя «вытесняется» нуль, то схемы И закрыты и число в сумматоре сдвигается без суммирования. При этом длина сумматора либо должна быть в два раза больше длины регистров, либо должно быть предусмотрено округление произведения.