11,4. Повышение быстродействия

Быстродействие циклического ЦПУ определяется рядом факторов, среда которых основным является периодичность его алгоритма функционирования. Этот фактор имеет принципиальное значение и определяет качественную сто­рону процесса преобразования входной информации. С количественной точки зрения возможны широкие вариации показателей преобразования изменяющихся во времени входных воздействий. Эти показатели в значительной мере определя­ются параметрами сигналов запитки и первичной обработкой его выходных сигналов, в амплитуде и фазе которых заложена информация о переме­щении.

При работе на несущей частоте н использование на входе отсчетной ча­сти УВХ [57] темп выдачи цифровой информации о перемещениях ограничен частотой питания СКВТ. В связи с тем, что в большинстве случаев она со­ставляет 1000 Гц, темп выдачи не превосходят преобразований в се­кунду. Отсюда вытекает требование к быстродействию отсчетной части, т. е. время аналого-цифрового преобразования не должно превышать 0,5 мс В связи с тем что для большинства современных БИС АЦП средней точности=10+12 бит) время преобразования в режиме последовательных приближений не превосходит 0,2 мс, принятия специальных мер по повышению быстродей­ствия не требуется. При работе на частоте запитки оказывается возможной реализация последовательного режима преобразования, когда за три первых такта определяется код октанта, а на последнем, четвертом такте производится с помощью того же АЦП преобразование внутри октанта (см. $ 11.3). При использовании поквадрантного кодирования все преобразование завершится за три такта.

При использовании циклического преобразователя в качестве отсчетной части многоканального ЦПУ желательно исключить потери быстродействия, связанные с коммутацией в переключателях и возникающие за счет последова­тельного определения октантов и внутриоктантного преобразования.

Максимальное быстродействие в циклическом ЦПУ достигается при пере­ходе на одновременное параллельное преобразование во всех разрядах. Такой подход оправдан в тех случаях, когда необходимо быстрое преобразование выходных сигналов СКВТ после их выпрямления или же при работе на несущей частоте 10—20 кГц, а быстродействие АЦП последовательных приближений оказывается недостаточным. С этой точки зрения представляет интерес рас­смотрение ряда устройств, позволяющих решить задачу построения быстро­действующих ЦПУ.

Недостатком большинства рассмотренных выше построений ЦПУ с ис­пользованием нелинейных, кусочно-линейных н кусочно-гладких обратных свя-зей является потеря быстродействия за счет последовательного определения кода октантов н внутриоктантного преобразования.

Устранение этого недостатка достигается в построении ЦПУ по [а. с. 1024955 (СССР)]. Функциональная схема такого преобразователя представле­на на рис. 11.12,

Она содержит СКВТ, формирователь кода октантов ФКО, блок преобра­зования БП синусно-косинусных сигналов в код и дискриминатор напряжений ДИ, состоящий из инвертирующих выпрямителей ИВ1, ИВ2, суммирующего выпрямителя СВ и сумматоров СУ1, СУ2.

Преобразователь работает следующим образом.

На выходах СКВТ формируются сигналы переменного тока, модулирован­ного по амплитуде в функции синуса и косинуса аналоговой величины, напри­мер угла поворота. В ФКО производится сравнение этих сигналов по амплитуде и фазе с опорным сигналом и между собой. В результате на выходе ФКО об­разуется код трех старших разрядов октанта. На выходе ИВ1 формируются положительные полупериоды входного синусного сигнала переменного тока, а на выходе ИВ2 — отрицательные полупериоды входного косинусного сигнала переменного тока.

В СВ происходит суммирование выходных сигналов СКВТ и выходных сигналов ИВ. При этом коэффициент передачи выходных сигналов СВ вдвое больше коэффициента передачи выходных сигналов СКВТ. На инверсном вы­ходе СВ формируются отрицательные полупериоды, а положительные ограни­чиваются. В СУ1 происходит суммирование выходного синусного сигнала СКВТ и выходных сигналов ИВ1 и СВ, а в СУ2 — суммирование выходного косинус­ного сигнала СКВТ, выходных сигналов ИВ2 и СВ. При этом коэффициенты передачи выходных сигналов ИВ при суммировании в СУ1 и СУ2 вдвое больше коэффициентов передачи других суммируемых сигналов. В результате на вы­ходе СУ1 образуется выпрямленное напряжение отрицательной полярности пропорциональное по амплитуде меньшему (синусному) из выходных напря­жений СКВТ, а на выходе СУ2 образуется выпрямленное напряжение поло­жительной полярности, пропорциональное по амплитуде большему (косинусно­му) из выходных напряжений СКВТ.

Из выходных сигналов СУ1 и СУ2 в БП формируется код аналоговой величины, например угла поворота. Полный код ЦПП составляется из выход­ного кода ФКО (старшие разряды) и выходного кода БП (младшие разряды). Формирование кода младших разрядов производится одновременно с форми­рованием кода старших разрядов, что повышает быстродействие преобразова­теля.

Дискриминатор напряжений (рис. 11.13) представляет схему автоматиче­ского переключателя октантов, не содержащую управляемых переключательных элементов. Схемы выпрямителей построены на ОУ с диодами в контуре об­ратной связи, т. е. по схеме «идеального диода». Такое построение устраняет потери быстродействия, связанные с коммутацией в переключателях. Быстро­действие ЦПУ определяется производительностью БП. Предварительное детек­тирование выходных сигналов СКВТ целесообразно производить я при запитке СКВТ вращающимся полем.

Одним из основных недостатков известных устройств детектирования яв­ляется их низкое быстродействие, ограниченное скоростью переходных процес­сов в фазовых детекторах при формировании постоянных составляющих вы­ходных сигналов, пропорциональных синусу в косинусу перемещения. С целью устранения этого недостатка предложена структура построения [а. с. 1095212 (СССР)], предусматривающая предварительное аналоговое преобразование вы­ходных сигналов СКВТ.

Преобразователь (рис. 11.14) работает следующим образам.

Источник питания ИП формирует синусоидальное и косинусоидальное напряжения переменного тока одной и той же частоты

которыми питаются первичные квадратурные обмотки СКВТ. На вторичных квадратурных обмотках СКВТ формируются напряжения где — коэффициент передачиСКВТ.

В блоках перемножения БП производится перемножение входных и вы­ходных напряжений СКВТ и формируются напряжения

где —коэффициент передачи блоков пе­ремножения. На выходах сумматора СУ1, работающего в режиме сложения, а сумматора СУ2, работающего в режиме вычитания, формируются на­пряжения

коэффициент передачи сумматоров С1 и С2; К—общий коэффициент передачи тракта.

Таким образом, выходные сигналы фазовых детекторов ФД1 и ФД2 представляют собой постоянные напряжения. В АЦП производится пре­образование этих постоянных напряжений в цифровой код. При этом частота преобразования в АЦП не ограничена частотой питания СКВТ и длительно­стью переходных процессов в ФД, что способствует повышению быстродей­ствия ЦПП в целом.

Следует отметить, что такое построение ЦПП характеризуется относи­тельно низкой точностью, определяемой погрешностями аналоговых перемно­жителей [34], поэтому в ЦПУ средней и высокой точности для повышения быстродействия следует рекомендовать работу на повышенной частоте с за-питкой СКВТ трапецеидальным напряжением. Это позволяет снимать не­сколько отсчетов за один период запитки, т. е. полнее использовать возможно­сти АЦП.

Для достижения высокого быстродействия в современных АЦП [61] ши­роко используется принцип параллельного преобразования. Эффективность та­кого подхода при реализации ЦПУ иллюстрируется на примере преобразо­вателя {а. с. 798945 (СССР)], схема которого представлена на рис. 11.15.

Преобразователь содержит СКВТ, селектор квадранта СК, выходной ре­гистр, формирователь старших разрядов кода ФСРК угла в квадранте, ЦАП рассогласования между углом в квадранте и его кодом, преобразователь кода в код ПКК, формирователь младших разрядов кода ФМРК угла в квадранте. Блок ФСРК содержит компараторы К1—7, соединенные с их входами рези­сторы фазовые дискриминаторы ФД 1—7, формирователь опорных импульсов ФОИ, шифратор Ш (рис. 11.15,б).

Выходные напряжения СКВТ поступают на входы СК, который форми­рует два старших (в пределах полного оборота) разряда выходного кода

квадранта. Селектор квадранта подключает обмотки СКВТ таким образом, что­бы его выходные напряжения соответствовали первому квадранту при любом угле 0. Преобразованию подвергается угол представляющий угол в, при­веденный в первый октант. Значения кода квадранта записываются в выходной регистр, а напряжения, пропорциональные синусу и косинусу угла 0, посту­пают на входы ФСРК. На его выходе образуется двоичный код, который пе­реписывается в выходной регистр и, кроме того, поступает на цифровые входы ЦАП1 и ЦАП2 рассогласования между углом н кодом, на аналоговые входы которых поступают напряжения с выходов СК.

Для работы ЦПУ с ФКН необходимо наличие на их цифровых входах прямого в дополнительного кодов. Для получения дополнительного кода слу­жит ПКК.

На выходе ЦАП1 формируется переменное напряжение, амплитуда кото­рого пропорциональна синусу разности между кодируемым углом н экви­валентом соответствующим коду ФСРК. На выходе ЦАП2 формируется косинусная составляющая разности Выходные напряжения преобразователей поступают на входы ФМРК, на его выходе образуется код углакоторый переписывается в регистр и вместе с кодом углаи кодом квадрантаобразует полный код угла Ф.

Блок ФСРК угла в квадранте содержит ряд компараторов. На рис. 11.15,б для примера изображена схема трехразрядного формирователя, число разря­дов которого в общем случае равногде п — число разрядов формиро­вателя. Каждый компаратор одним входом соединен с общей шиной, а другим через резисторы соединен с входными зажимами формирователя. На выходе каждого компаратора формируются импульсы, частота следования которых равна частоте напряжения питания датчика угла, а фаза зависит от соотношения сопротивлений резисторов и угла Если выходные напряжения разнополярные, а отношение сопротивлений то входной ток компаратора

где —напряжение на синусном входе ФСРК;

напряжение на косинусном входе ФСРК; —напряжение питания датчикаугла; К—коэффициент его передачи.

Следовательно, в диапазонах угловarctg

полярности выходных импульсов компараторапротивоположны. Каждый ком­паратор производит смену фазы выходных импульсов при угле, равном 90° — порядковый номер компаратора.

Блок ФСРК содержитлогическихФД. Выход каждого компаратора соединен с первым входом логического ФД, имеющим одинаковый с компара­тором порядковый номер. Вторые входы всех логических ФД объединены и подключены к выходу тех ФД, для которыхт. е. тех ФД, где присутствует уровень логической единицы. При этом на выходах остальных ФД — уровень логического нуля. Тем самым осуществляется квантование кодируемого угла по уровню. Для формирования кода угласлужит шифратор, на вы­ходахкоторого получается требуемый код. Так как устройство работает напеременном токе, частота обновления информации на выходе ФСРК не превышает удвоенной частоты напряжения, питающего датчик угла (один раз за полу­период несущей частоты датчика).

Цифровые преобразователи рассогласования между углом и кодом слу­жат для выработки переменных напряжений, пропорциональных синусу и ко­синусу разности между кодируемым углом 6 н выработанным в цифровом виде формирователем старших (в пределах квадранта) разрядов углом Преоб­разователи рассогласования работают в соответствии с формулами

Функции формируются датчиком угла в виде напряжения.

Функция формируется аналогично функции с той

лишь разницей, что разрядные ключи замыкаются в соответствии со значения­ми разрядов дополнительного кода угла что равносильно заданию аргумента

Произведения формируются

в виде сумм разрядных токов, поступающих с выходов разрядных ключей, управляемых прямым либо дополнительным кодом. Для получения разности произведений один из сомножителей предварительно инвертируется с помощью инвертора.

Таким образом, используя преобразователь рассогласования, получаем си­нусную и косинусную составляющие разностного угла которые посту­пают на входы ФМРК. Структура ФМРК такая же, как и у ФСРК. Различие лишь в сопротивлениях резисторов, определяющих углы, при которых проис­ходит смена фазы выходных импульсов компараторов.

Использование формирователей старших и младших разрядов кода и пре­образователей рассогласования между углом и кодом существенно повышает быстродействие ЦПУ.

К недостаткам такого построения следует отнести его сложность и не­возможность реализации на стандартных ИМС повышенной интеграции.

ГЛАВА ДВЕНАДЦАТАЯ ЦИКЛИЧЕСКИЕ ЦПП С ФЦАП НА ОСНОВЕ ПЗУ