8.3. Многофункциональные фазовые преобразователи

Дальнейшее совершенствование преобразователей угла и скорости преду­сматривает повышение точности путем автоматизации стабильного выбора диа­пазона измерения частоты вращения и введения канала измерения ускорения.

Один из вариантов построения преобразователя углового положения, ско­рости и ускорения вала приведен на рис. 8.5 [а. с 994990 (СССР)]. Преобразо­ватель работает следующим образом.

Первый счетчик С1 выполняет функцию делителя ГИ. Формирователь им­пульсов ФИ вырабатывает из выходных периодических сигналов счетчика С1

опорные напряжения фазовращателя ФВ. Нуль-орган НО формирует из вы­ходных синусоидальных сигналов ФВ прямоугольные периодические сигналы, по фронту которых осуществляется запись кода С1 в регистр Р1, т. е. фикси­руется цифровой эквивалент Ф текущего углового положения вала в.

Второй счетчик С2, имеющий разрядность, равную разрядности С1, плюс дополнительный знаковый разряд, вместе с ключом Кл, дополнительным триг­гером Т, формирователем задержанных импульсов ФЗИ и регистром Р2 обра­зуют блок вычисления частоты вращения, причем вычисление кода скорости заменено вычислением кода приращения периода Т выходного сигнала фазовращателя по отношению к периодуопорного сигналаФВ.

По фронту выходного сигнала нуль-органа НО переходит в нулевое состо­яние дополнительный триггер Т и одновременно запускается ФЗИ. Сигнал с выхода триггера Т, воздействуя на управляющий вход ключа К.л, прекращает поступление импульсов от ГИ на счетный вход С2. Через время, достаточное для переноса в С2, на первом выходе ФЗИ вырабатывается импульс, который поступает на вход разрешения записи регистра Р2 и осуществляет запись кода счетчика С2 в этот регистр.

Импульс со второго выхода ФЗИ, воздействуя на входы предустановки C2, осуществляет запись в этот счетчик кода, соответствующего промежутку вре­мени между появлением импульсов на первом и третьем выходах формирова­теля ФЗИ. Импульс с третьего выхода ФЗИ переводит в единичное состояние триггер Т, в результате чего будет открыт ключ Кл и сигналы от ГИ вновь поступят на вход С2. Поскольку коэффициенты пересчета счетчиков равны, в конце каждого периода выходного сигнала НО в регистре Р2 будет фиксирован либо прямой код если , либо дополнительный код если

Цепь фазовой автоподстройки частоты, содержащая фазовый детектор ФД, интегратор суммирующий элемент и управляемый генератор УГ, совместно с фильтром нижних частот ФНЧ образуют блок вычисления ускорения. На пер­вый вход ФД поступают сигналы с выхода HV., имеющие частотугде —частота вращения вала фазовращателя;—частота опорного сиг­нала фазовращателя.

Второй' вход- ФД соединен с выходом генератора, частота которого равна при нулевом значении напряжения на управляющем входе, фазовый детектор ФД преобразует разность фаз сигналов на его входах в пропорциональное этой разности значение напряжения на его выходе. Выходной сигнал ФД после ин­тегрирования в воздействует на управляющий вход УГ, удерживая раз­ность фаз сигналов на входах ФД на уровне, близком к нулевому. Следователь­но, и частота генератора УГ с некоторым рассогласованием равна выходной частоте нуль-органа НО.

Экспериментально выяснено, что дополнительная изодромная связь с выхода детектора ФД на вход генератора УГ уменьшает рассогласование частот и увеличивает устойчивость цепи фазовой автоподстройки.

Генератор УГ имеет линейную зависимость выходной частоты от управля­ющего напряжения. При изменении частоты вращения одновременно пропорци­онально изменяются частота УГ а выходное напряжение Следовательно, входное напряжение интегратора, равное производной от выходного, равно с некоторым коэффициентом пропорциональности значению углового ускорения. На вход поступают сигналы с выходаФД, в которых кроме низкочастот­ной составляющей, пропорциональной ускорению вращения, присутствует высокочастотная составляющая с частотой входного сигнала. Фильтр нижних частот ФНЧ выделяет высокочастотную составляющую входного сигнала т. е. на его выходе образуется аналоговый сигнал, пропорциональный ускорению вращения. Постоянная интегрирования выбирается исходя как из диапазона из­мерения ускорения вращения вала, так н из требований к точности измерения.

Недостатком такого построения преобразователя является значительная по­грешность измерения низких скоростей и ускорений, обусловленная малым от­носительным изменением частоты выходных сигналов ФВ, которое равно алгеб­раической сумме опорной частоты фазовращателяи частоты вращения вала

Погрешность измерения низких скоростей в ускорений может быть умень­шена путем непосредственного использования в каналах измерения скорости и ускорения сигналов дополнительного фазовращателя с большим коэффициентом электронной редукций у которого выходная частотаF выражается соотно­шением

Однако использование в составе преобразователя двух ФВ существенно усложнит его конструкцию и увеличит стоимость. Это приводит к необходимо­сти дальнейшего совершенствования отсчетной части преобразователя.

На рис. 8.6 представлена функциональная схема усовершенствованного ва­рианта преобразователя углового положения, скорости и ускорения вращения вала в их цифровые эквиваленты соответственно Ф, Ф и Ф [а. с. 1101740 (СССР)]. Схема работает следующим образом.

Счетчик С1 выполняет функцию делителя частоты на коэффициенттак, что на выходе старшего, п-го разряда счетчика С1 образуются прямоуголь­ные импульсы с частотойФормировательФИ вырабатывает из выход­ных периодических сигналов С1 опорные напряжения фазовращателя ФВ. Нуль-орган НО1 формирует из выходных синусоидальных сигналов ФВ прямоуголь­ные периодические сигналы, по фронту которых осуществляется запись кода С1 а регистре Р1, где фиксируется код текущего углового положения вала.

Выходные сигналы ГИ поступают также на первый вход схемы запрета СЗ, на управляющий вход которой поступают сигналы с частотойразряда С1, которые запрещают прохождение через СЗ каждого импульса с номеромСреднее значение частоты импульсов на выходе схемы СЗ равноДе-

литель частоты ДЧ имеет коэффициент деления, равныйгде—коэффицяент умножения умножителя частоты УЧ, так что выходная частотадели­теляДТ

Умножитель УЧ умножает враз выходную частотуФВ, равную сумме так что его выходная частота будет равна

На выходе блоха вычитания БВЧ образуется частота равная разностичастот умножителя и делителя частоты:

Привыходная частотаБВЧ будет равна

Выходной сигнал БВЧ аналогичен выходному сигналу ФВ, имеющему коэф­фициент электрической редукции, равныйВторой нуль-органИО2 формирует из выходных синусоидальных сигналов БВЧ прямоугольные импульсы, которые поступают в каналы вычисления частоты вращения и ускорения.

Счётчик С2, имеющий разрядность, большую разрядности С1 на дополни­тельный знаковый разряд, вместе с ключом Кл, дополнительным триггером Т, формирователем задержанных импульсов ФЗИ и регистром Р2 образуют канал вычисления частоты вращения, причем вычисление кода скорости заменено вы­числением кода приращения периодаТ выходного сигнала БВЧ по отноше­нию к периодуопорного сигнала фазовращателя.

По фронту выходного сигнала НО2 переходит в нулевое состояние триггер Т и одновременно запускается ФЗИ. Сигнал с выхода триггера Т, воздействуя на управляющий вход ключа Кл, прекращает поступление импульсов ГИ на счетный вход С2. Через время, достаточное для переноса в этом счетчике, на первом выходе ФЗИ вырабатывается импульс, который поступает на вход раз­решения записи Р2, и осуществляется в него запись кодаизС2.

ИмПульс со второго выхода ФЗИ, воздействуя на входы предустановки С2, осуществляет запись в него кода, соответствующего промежутку времени между появлением импульсов на первом и третьем выходах ФЗИ. Импульс с третьего выхода ФЗИ переводит в единичное состояние триггер Т, в результате чего открывается ключ Кл и сигналы ГИ вновь поступают на вход С2. Поскольку коэффициенты пересчета С/ и С2 равны, в конце каждого периода выходного сигнала НО2 в регистре Р2 будет зафиксирован либо прямой кодеслилибо дополнительный кодесли

Фазовый детектор ФД, фильтр ФР, интегратор суммирующий элемент и управляемый генератор УГ образуют канал вычисления ускорения. Выходное напряжение детектораФД пропорционально разности фаз сигналов на его входах или, иначе, пропорционально интегралу от разности между выходной частотойнуль-органаИО2 и частотой генератора УГ. В операторной форме выходное напряжение ФД

где—постоянный коэффициент; р—оператор Лапласа.

Выходной сигнал ФД непосредственно подан на первый вход сумматора и через интегратор с передаточной функцией— на его второй вход.

Следовательно, напряжение на выходе сумматора

Частота генератора пропорциональна с учетом коэффициентавход­ному управляющему напряжению

Следовательно,

Рассмотреннаясхема (рис. 8.6) обладает возможностью измерения значи­тельно более низких скоростей и ускорении вращения. Однако сам принцип построения такого типа преобразователей имеет методическую погрешность, влияние которой на линейность его характеристики выявляется из выражения; для информационной емкости преобразователяравной

Как следует из приведенного выражения, эта погрешность определяется со­отношением Устройства, обеспечивающие оптимизацию соотношения приводят к усложнению цифрового блока умножения при измерении низких скоростей, поскольку при этом требуется большое число разрядов вы­ходных кодов реверсивного счетчика и блока измерения периодов.

К недостаткам такого построения преобразователей относятся также и ограничения применения, поскольку не все СКВТ допускают работу в режиме вращающегося поля. Так, например, СКВТ типа 5 БВТ, 2,5 БВТ, СКТ 6465 Д. ДСПУ-128 и другие не имеют квадратурной обмотки [48]. Не все СКВТ до­пускают изменение частоты запитки в широком диапазоне с целью уменьшения методической погрешности преобразования скорости, т. е. оптимизацию соот­ношения Кроме того, изменение сопровождается переходными про­цессами в формирователе синусоидальных напряжений и в ФВ, что ограни­чивает быстродействие преобразователя.

Дрейф нуля и выходные токи интегратора в системе ФАПЧ обусловли­вают «паразитный» сдвиг фазы, что вносит дополнительную погрешность в из­менение ускорения, а это особенно существенно при его малом значении.

Все вышеизложенное приводит к необходимости исследования иных путей построения совмещенного преобразователя угла, скорости и ускорения в код.