8.2. Интерполяционные и экстраполяционные, одноразрядные и многоразрядные однородные цифровые интегрирующие структуры

Все задачи, решаемые с помощью однородных цифровых интегрирующих структур сводятся к некоторым эквивалентным дифференциальным уравнениям или к системам дифференциальных уравнений Шеннона. Наиболее удобной для синтеза ОЦИС является симметричная форма уравнений Шеннона

;

;

(8.18)

;

Здесь величины и являются постоянными коэффициентами, задающими фактически программу решения задачи.

Система уравнений Шеннона может быть записана в матрично-векторной форме:

(8.19)

где А_р и А_q представляют собой бинарные матрицы

(8.20)

а векторы , и являются соответственно векторами интегралов, подынтегральных функций и переменных интегрирования

(8.21)

Операция преобразует векторв диагональную матрицу:

(8.22)

Как следует из уравнений Шеннона (8.18) и (8.19), в однородных цифровых интегрирующих структурах необходимы лишь две операции - операция интегрирования и операция суммирования. Таким образом, для построения ОЦИС достаточно располагать процессорами, которые выполняют операции суммирования и интегрирования. Как показано выше при рассмотрении цифровых интеграторов, к этим операциям следует добавить операцию квантования приращений интеграла и операцию экстраполяции приращений.

Имея в распоряжении процессор, выполняющий операции суммирования, интегрирования, квантования и экстраполяции, а также располагая ячейками коммутации, нетрудно синтезировать однородную цифровую интегрирующую структуру, состоящую из множества однотипных интегрирующих процессоров, выполняющих указанные операции, и из однородной коммутационной структуры, обеспечивающей образование необходимых каналов связи между процессорами. При этом программа образования каналов связи задается фактически двумя бинарными матрицами А_р и A_q, состоящими из нулей и единиц, которые однозначно определяют в зависимости от решаемой задачи соединения выходов всех интегрирующих процессоров с соответствующими входами других процессоров.

В ОЦИС реализуется фактически не система дифференциальных уравнений Шеннона (8.18), а эквивалентная ей разностная схема. В зависимости от типа интеграторов, использованных при синтезе однородных цифровых интегрирующих структур - интерполяционных или экстраполяционных, многоразрядных или одноразрядных, в ОЦИС будут реализовываться различные разностные схемы.

Е

;

сли используются интерполяционные цифровые интеграторы, то в ОЦИС будет воспроизводиться интерполяционная разностная схема интегрирования уравнений Шеннона, которая в матрично-векторной форме имеет следующий вид:

;

;

;

(8.23)

;

Здесь матрицы А_р и А_q, задают программу решения системы уравнений Шеннона, векторы и являются приращениями векторов искомых переменных и, а функция представляет собой одну из интерполяционных формул численного интегрирования по Стилтьесу, использованную для синтеза цифрового интегратора.

Так как неизвестные приращения входят не только в левые, но и в правые части уравнений интерполяционной разностной схемы (8.23), то вычислять их можно только итерационным методом. Для того, чтобы воспользоваться итерационным методом, необходимо представить интерполяционную разностную схему в следующей форме:

;

;

;

;

(8.24)

И

терационный процесс вычислений с помощью разностной схемы (8.24) организуется в ОЦИС следующим образом. В качестве исходного нулевого приближения берется значение вектораZ_i в предыдущем шаге решения (Z⁰_i+1 = Z_i). Затем в i-том шаге на период итерационного процесса (k = 1, 2, …, N) фиксируется значение векторов , после чего на основе уравнений (8.24) реализуется итерационный процесс (k = 1, 2, …, N), который продолжается до того момента, пока изменения векторов и за одну итерацию не станут меньше векторов квантов Z, Y_p и Y_q. После этого производится переход к следующему шагу интегрирования, который осуществляется таким же итерационным методом.

Рассмотренная итерационная процедура справедлива только в случае многоразрядных приращений и, следовательно, только в случае использования в интеграторах интерполяционной формулы трапеций или более точных формул численного интегрирования.

Структура ОЦИС интерполяционного типа, в которой реализуется описанный итерационный процесс, приведена на рис. 8.11.

Достоинство итерационных ОЦИС состоит в том, что в них легко организуется процесс интегрирования на начальном участке, а также в отсутствии экстраполяторов приращений. К недостаткам следует отнести снижение скорости вычислений за счет итерационного процесса и необходимость производить оценку сходимости итерационного процесса, а также оценку получаемой при итерациях точности, что усложняет работу ОЦИС.

Рис. 8.11 Структура ОЦИС интерполяционного типа

Более быстродействующими и более удобными являются ОЦИС экстраполяционного типа, в которых реализуется экстраполяционная разностная схема интегрирования уравнений Шеннона, записываемая в следующей матрично-векторной форме:

;

;

;

(8.25)

;

;

Структура ОЦИС экстраполяционного типа изображена на рис. 8.12.

Рис. 8.12 Структура ОЦИС экстраполяционного типа

Экстраполяционные ОЦИС являются более быстродействующими, чем интерполяционные, за счет устранения итерационного процесса. К недостаткам их относятся некоторые трудности реализации процесса интегрирования на начальном участке. Однако эти трудности можно преодолеть, если сначала реализовать на начальном участке вместо экстраполяционного итерационный процесс интегрирования, что достигается за счет отключения экстраполяторов и организации итераций, а затем через несколько шагов интегрирования перейти вновь к экстраполяционной схеме вычислений.

Как интерполяционные, так и экстраполяционные ОЦИС, работают на основе достаточно точных формул интегрирования с многоразрядными приращениями. Скорость и точность ОЦИС этих типов достаточно велики за счет использования точных формул интегрирования и параллельности процесса вычислений в ОЦИС.

Е

;

сли не требуются высокие скорость и точность работы ОЦИС можно использовать простейшие ОЦИС, в процессорах которых реализуется формула прямоугольников и работа осуществляется с одноразрядными приращениями. В одноразрядных ОЦИС подобного типа исчезает различие между экстраполяционными и интерполяционными методами, так как при одноразрядных приращениях теряет смысл как экстраполяция приращений, так и уточнение приращений путем итераций. Разностная схема интегрирования уравнений Шеннона в случае формулы прямоугольников и одноразрядных приращений приобретает следующий вид:

;

;

(8.26)

;

Соответствующая структура ОЦИС изображена на рис. 8.13.

Рис. 8.13 Структура ОЦИС оперирующая с одноразрядными приращениями

Конструктивно ОЦИС могут быть выполнены в виде структуры, состоящей из однотипных интегрирующих процессоров, равномерно распределенных в пространстве, и некоторой коммутационной структуры, заполняющей свободные промежутки между процессорами.

Успехи микроэлектроники позволили в настоящее время построить цифровой интегрирующий процессор в виде единой твердой схемы, размеры которой составляют всего несколько квадратных миллиметров, а вес исчисляется миллиграммами. Еще более простыми и миниатюрными могут быть выполнены коммутационные элементы, предназначенные для электронной коммутации процессоров между собой.

Любой процессор ОЦИС может быть окружен несколькими слоями коммутационных элементов, а входы и выходы процессора могут быть соединены с отдельными коммутационными элементами, каждый из которых, в свою очередь, соединяется с соседними элементами, входящими в слои.

Если такую систему, состоящую из одного цифрового интегратора и ряда слоев коммутационных элементов, изготовить в виде монолитной большой интегральной схемы, то образуется универсальный стандартный блок однородной цифровой интегрирующей структуры, который можно поместить в одном корпусе.

Из подобных блоков легко набирается однородная цифровая интегрирующая структура с любым количеством процессоров. Для этого стандартные блоки располагаются на плоскости или в пространстве и соединяются однотипным образом с соседними блоками путем объединения выходов крайних коммутационных элементов одного блока с входами крайних коммутационных элементов другого блока и наоборот.

В зависимости от взаимного расположения процессоров и коммутирующих элементов можно представить себе три типа однородных цифровых интегрирующих структур: линейные, плоские и пространственные.

Рис. 8.14 Структура линейной ОЦИС

Стандартный блок линейной ОЦИС представляет собой процессор, входы и выходы которого располагаются с одной стороны (рис. 8.14) и соединяются с входами и выходами участка однородной коммутационной структуры, состоящей из нескольких рядов коммутационных элементов. Входы и выходы боковых коммутационных элементов, входящих в блок, служат для соединения с соседними стандартными блоками.

Располагая подобные стандартные блоки в одну линию и соединяя между собой их входы и выходы, получим линейную однородную вычислительную структуру (рис. 8.15).

В такой структуре легко образуются любые соединения между входами и выходами процессоров за счет настройки коммутирующих элементов на соответствующие каналы связи.

Рис. 8.15 Структура линейной ОЦИС с универсальной коммутацией

Наряду с линейными могут быть построены плоские ОЦИС. В основу таких структур кладется стандартный блок, состоящий в простейшем случав из процессора, окруженного одним слоем коммутационных элементов (рис. 8.16).

Рис. 8.16 Структура плоской ОЦИС с одним слоем коммутирующих элементов

Стандартный блок с одним слоем коммутационных элементов существенно ограничивает возможность образования каналов связи между процессорами плоской ОЦИС. Поэтому следует, как правило, использовать стандартные блоки, в которых процессор окружается несколькими слоями коммутационных элементов (рис. 8.17).

Рис. 8.17 Структура ОЦИС с несколькими слоями коммутирующих элементов

Располагая подобные стандартные блоки на плоскости плотно один к другому, получаем плоскую однородную цифровую интегрирующую структуру (рис. 8.18).

Рис. 8.18 Структура плоской ОЦИС с универсальной коммутацией.

В зависимости от числа слоев коммутационных элементов можно обеспечить соединение каждого процессора ОЦИС с любым другим процессором либо ограничиться соединением каждого процессора только с теми процессорами, которые расположены в его ближайших окрестностях. Первый метод коммутации носит название коммутации по принципу полного графа. Второй метод коммутации называется коммутацией по принципу близкодействия.

Хотя коммутация по принципу полного графа является наиболее универсальной, этот принцип целесообразно применять лишь в структурах с малым числом процессором, так как при значительном их количестве число необходимых коммутирующих элементов оказывается очень большим. Основная часть задач, встречающихся на практике, не требует максимальной универсальности ОЦИС. Многие задачи расчленяются обычно на более простые задачи, каждая из которых может быть запрограммирована с помощью отдельной группы интеграторов, причем такие группы объединяются между собой относительно небольшим числом каналов связей. В результате рассмотренные задачи можно решать в однородной интегрирующей структуре, организованной по принципу близкодействия. Число коммутирующих элементов в подобной структуре существенно уменьшается.

Аналогично плоским ОЦИС могут быть синтезированы также и пространственные ОЦИС, в которых интеграторы и коммутационные элементы рас-полагаются и соединяются между собой в трехмерном пространстве [36, 76, 77].