2.3. Типы выходных каскадов цифровых элементов

Цифровые элементы (логические, запоминающие, буферные) могут иметь выходы следующих типов: логические, с третьим состоянием, с открытым коллектором (стоком) и с открытым эмиттером (истоком). Наличие четырех типов выходов объясняется условиями работы элементов в логических цепях, в магистрально-модульных микропроцессорных системах и т.п.

Логический выход формирует два уровня выходного напряжения (U₀ и U₁). Выходное сопротивление логического выхода стремятся сделать малым, способным развивать большие токи для перезаряда емкостных нагрузок и, следовательно, получения высокого быстродействия элемента. Такой тип выхода имеют большинство ЛЭ, используемых в комбинационных цепях.

Схемы логических выходов элементов ТТЛ(Ш) и КМОП логики подобны двухтактным каскадам – в них оба фронта выходного напряжения формируются с участием активных транзисторов, работающих противофазно, что обеспечивает малые выходные сопротивления при любом напряжении переключения выхода (см. рис. 2.5).

Рис. 2.5. Схема выходной цепи элемента ТТЛ (а) и график изменения потребленного им тока в процессе переключения (б)

Особенность таких выходов состоит в том, что их нельзя соединить параллельно. Во-первых, это создает логическую неопределенность, т.к. в точке соединения выхода, формирующего лог. «1», и выхода, формирующего лог. «0», возникло бы их «противоборство». Во-вторых, вследствие малых величин выходных сопротивлений уравнительный ток в этом случае может достигать достаточно большой величины, что может привести к выходу из строя электрических элементов выходной цепи и, соответственно, элемента в целом.

Вторая особенность логического выхода двухтактного типа связана с протеканием через оба транзистора коротких импульсов тока при переключениях из одного состояния в другое. Эти токи протекают от источника питания на общую точку («землю»). В статических состояниях таких токов быть не может, т.к. транзисторы Т1 и Т2 работают в противофазе, т.е. один из них находится в запертом состоянии. Однако, в переходном процессе из-за некоторой несинхронности переключения транзисторов возникает кратковременная ситуация, при которой оба транзистора открыты, что и порождает короткий импульс сквозного тока, протекающего через оба транзистора, значительной величины (рис. 2.5, б).

Элементы с тремя состояниями выхода (типа ТС) кроме логического состояния «0» и «1» имеют третье состояние – «отключено» или состояние высокого импеданса (“impedance” - сопротивление), в котором ток выходной цепи пренебрежительно мал. В третье состояние элемент переводится специальным управляющим сигналом, который обеспечивает запертое состояние обоих транзисторов (Т1 и Т2 на рис. 2.5, а) Сигнал управления элементом типа ТС обычно обозначают ОЕ (Output Enable). При наличии разрешения (ОЕ=1) элемент работает в режиме логического выхода, а при его отсутствии (ОЕ=0) переходит в состояние «отключено». В ЦУ широко используются буферные элементы типа ТС для управляемой передачи сигналов по одним и тем же линиям. Буферы могут быть не инвертирующие и инвертирующие, а сигналы ОЕ H – активные (лог. «1» - высокий уровень) и L – активные (лог. «0» - низкий уровень).

Выходы типа ТС отмечаются в обозначениях элементов значком . Их можно соединять параллельно при условии, что в любой момент времени активным может быть только один из параллельно соединенных выходов. В этом случае отключенные выходы не мешают активному формировать сигналы в точке соединения выходов, т.к. их выходное сопротивление достаточно велико.

Элементы с третьим состоянием сохраняют такие достоинства элементов с логическим выходом, как быстродействие и высокая нагрузочная способность. Поэтому они являются основными в указанных применениях. В то же время они требуют обязательного соблюдения условия отключения всех выходов, соединенных параллельно, кроме одного, т.е. условия ОЕ₁+ ОЕ₂+…+ ОЕ_n≤1 при объединении n выходов. Нарушение этого условия может привести даже к выходу из строя элементов.

Элементы с открытым коллектором имеют выходную цепь, заканчивающуюся одиночным транзистором, коллектор которого не соединен с какими-либо цепями внутри микросхемы (рис. 2.6,а).

Транзистор управляется от предыдущей части схемы элемента так, что может находиться в насыщенном или запертом состоянии. Насыщенное состояние транзистора соответствует лог. «0», а запертое – лог. «1». Насыщение транзистора обеспечивает на выходе малый уровень напряжения (напряжение насыщения «коллектор – эмиттер»). Запирание же транзистора какого-либо напряжения на выходе не задает, выход при этом имеет фактически неизвестный «плавающий» потенциал, т.к. не подключен к каким-либо цепям схемы элемента. Поэтому для формирования высокого уровня напряжения при запирании транзистора на выходе элементов с открытым коллектором (типа ОК) требуется подключать внешние резисторы (или другие нагрузки), соединенные с источником питания.

Рис. 2.6. Схема выходной цепи элемента с открытым коллектором (а) и реализация монтажной логики (б)

Несколько выходов типа ОК можно соединить параллельно, подключая их к общей для всех выходов цепочке U_cc-R (рис. 2.6,б). При этом можно получить режим поочередной работы элементов на общую линию, как для элементов типа ТС, если активным будет лишь один элемент, а выходы всех остальных окажутся запертыми. Если же разрешить активную работу всем элементам, подключенным к одной линии, то можно получить дополнительную логическую операцию, так называемую операцию монтажной логики.

При реализации монтажной логики высокое напряжение на общем выходе возникает только в том случае, когда заперты выходные транзисторы всех элементов, электрически соединенных по выходу, т.к. насыщение хотя бы одного из них снижает выходное напряжение до уровня U₀ = U_кэн. Т.е. для получения лог. «1» на выходе требуется состояние лог. «1» на всех выходах. Таким образом выполняется монтажная операция И. Поскольку каждый элемент выполняет операцию Шеффера (И-НЕ) над своими входными переменными, общий результат будет следующим:

В обозначении элементов с ОК после символа функции ставится ромб с черточкой снизу. На рис. 2.6,б изображены элементы монтажной логики И-НЕ.

При использовании элементов с ОК в магистрально-модульных структурах требуется разрешать или запрещать работу того или иного элемента. Для элементов типа ТС это делалось с помощью специального сигнала ОЕ. Для элементов типа ОК в качестве входа ОЕ может быть использован один из обычных входов элемента. Если речь идет об элементе И-НЕ, то, подавая лог. «0» на любой из входов, можно запретить работу элемента, поставив его выход в разомкнутое состояние независимо от состояния других входов. Лог. «1» на этом входе разрешит работу элемента.

Положительными свойствами элементов с ОК при работе в магистрально-модульных системах является их защищенность от повреждений из-за ошибок управления, приводящих к одновременному подключению к магистрали нескольких элементов, а также возможность реализации дополнительных операций монтажной логики. Недостатком таких элементов является большая задержка переключения из лог. «0» в лог. «1». При этом переключении происходит заряд выходной емкости сравнительно малым током, протекающим через резистор R, сопротивление которого нельзя сделать слишком малым, т.к. это приведет к большим токам выходной цепи в статике при насыщенном состоянии выходного транзистора. Значение сопротивления резистора R проектировщик при работе с элементами типа ОК выбирает с учетом требуемого быстродействия схемы и потребляемой ею мощности. При этом, выбор значения сопротивления, близкого к минимально допустимому позволит достичь максимального быстродействия, а к максимально допустимому – к минимальной мощности потребления.

Выход с открытым эмиттером характерен для элементов типа ЭСЛ

( эмиттерно-связанная логика). Для работы на магистраль такие элементы не используются. Возможность соединять друг с другом выходы с открытым эмиттером при объединении эмиттерных резисторов в один общий резистор приводит к схеме, используемой при построении логических схем для получения дополнительной операции монтажной логики (рис. 2.7).

Рис. 2.7. Схема выходного цепи элемента с открытым эмиттером

Элементы ЭСЛ имеют противофазные выходы, на одном из которых реализуется функция ИЛИ, на другом – ИЛИ-НЕ. Соединяя прямые выходы нескольких элементов, получают расширение по ИЛИ (входные элементы нескольких элементов образуют единую дизъюнкцию). Соединяя инверсные выходы, получают операцию И-ИЛИ относительно инверсных входных переменных т.к. при этом:

.

Соединяя прямой выход одного элемента с инверсным выходом второго элемента, можно получить функцию вида:

.