3.7. Компараторы

Компараторы – это КС, осуществляющие сравнение (от англ. Compare – сравнение) поступающих на их вход двоичных кодов. Результатом такого сравнения могут быть следующие значения выходного сигнала: „А=В” (равенство кодов А и В), „А≠В” (неравенство кодов А и В) и „А<В” (код А меньше кода В) или „А>В” (код А больше кода В), в случае „≠”.

Пусть заданы две совокупности переменных ν′=(x_n, …, x_p, …, x₁) и ν′′=(y_n, …, y_p, …, y₁). Так как x_p=0 или 1 и y_p=0 или 1, то каждая из совокупностей переменных ν′ и ν′′ имеет 2ⁿ комбинаций значений. Для краткости такие совокупности значений переменных принято называть кодами, а величины x_p и y_p – разрядами кодов.

КС, реализующая функцию f(ν)=f(ν′, ν′′), где ν=( x_n, …, x₁, y_n, …, y₁), которая равна 1 только при x_p=y_p для всех p=1…n, называется схемой равнозначности кодов. Разряды x_p и y_p равны только в том случае, если , поэтому функция(здесь знаксоответствует логической функции «И», а– функции «ИЛИ») принимает значение, равное 1, только при по - парном равенстве всех одноименных кодов. На рис. 3.16,а и 3.16,б показаны две схемы, реализующие функциюf(ν), которые построены для n=4 на основании полученного выражения. Схема равнозначности упрощается при использовании ЛЭ «исключающее ИЛИ» с открытым коллектором (рис. 3.16, в)).

Рис. 3.16 Схемы равнозначности кодов

Схемы сравнения двоичных чисел – это устройства, формирующие на своем выходе, помимо сигнала равенства входных кодов (А=В), еще и сигналы, несущие информацию какое из входных кодов больше другого (А<В и А>В).

Пусть заданы два n–разрядных числа A=(x_n, …, x₁) и B=(y_n, …, y₁), где x_n и y_n – старшие разряды этих чисел. Соотношение между числами A и B описываются пятью функциями:

Легко заметить, что можно рассматривать только две функции, к примеру, F(A<B) и F(A=B), т.к. остальные функции можно выразить через них.

Для построения компаратора с тремя выходами (=, > и <) для одноразрядных слов (табл. 3.8) требует реализации функций: F_A=B=,F_A>B=иF_A<B=. Функциональная схема компаратора для одноразрядных слов с тремя выходами представлена на рис. 3.17.

Табл.3.8 Таблица истинности для компаратора

Рис.3.17 Функциональная схема компаратора для одноразрядных слов

Функцию F_A>B для многоразрядных слов можно получить на основе рассуждений, например, при сравнении двухразрядных слов. Если старшие разряды x_i и y_i не равны, то результат известен независимо от младших разрядов: при x_i=1 и y_i=0 имеем A>B, а при x_i=0 и y_i=1 имеем A<B. Если старшие разряды равны (x_i=y_i), результат неизвестен, и требуется анализ следующего разряда по тому же алгоритму. Таким образом, для двухразрядных слов можно записать: .

Аналогичны рассуждения для слов любой разрядности – к анализу следующего разряда нужно переходить только при равенстве предыдущих. Для n-разрядных слов:

(3.12)

Пример реализации компаратора с тремя выходами для двухразрядных слов приведен на рисунке 3.18. Выработка признака A>B в этой схеме производится по соотношению 3.13 (штрихом отмечены соответствующие выходы компаратора младшей группы):

(3.13)

Рис.3.18 Компаратор для двухразрядных слов

В сериях цифровых элементов представлены компараторы с тремя выходами (=, >, <). Условное графическое обозначение такого компаратора приведено на рисунке 3.19.

Рис. 3.19. Условное графическое обозначение четырехразрядного

компаратора с тремя выходами

На рисунке 3.20 представлено каскадное соединение компараторов для сравнения двух восьмиразрядных чисел. При этом соединении выходы А=В, А<В предыдущей микросхемы (младшие разряды) подключают к соответствующим входам последующей. На входы А=В, А<В и А>В микросхемы младших разрядов подают соответственно сигналы U⁰, U¹, U¹ (U⁰ соответствует уровню лог.”0”, U¹ – лог.”1”). В последующих микросхемах на вход А>В подается сигнал U¹.

Рис. 3.20. Схема каскадного соединения компараторов

Представленная на рис. 3.20 схема каскадирования компараторов обладает существенным недостатком, состоящим в увеличении задержки распространения сигнала при увеличении разрядности сравниваемых кодов. Если нам важен только факт равенства или неравенства входных кодов, то увеличить быстродействие при объединении компараторов можно, если подавать их выходные сигналы на элемент И (рис. 3.21). В этом случае суммарная задержка схемы превысит задержку одного компаратора всего лишь на задержку элемента И. При применении компараторов с инверсным выходом надо брать элемент ИЛИ с нужным числом входов.

Рис. 3.21.  Уменьшение задержки при каскадировании компараторов