4.5 Методы построения триггеров одного типа на базе триггеров другого типа

В практической цифровой схемотехнике иногда встречаются ситуации, когда возникает необходимость проектирования триггеров с требуемой логикой работы на базе имеющихся в наличии триггеров.

Для решения этой проблемы существуют следующие методы проектирования триггеров:

• метод проектирования с использованием RS-триггера,

• метод преобразования характеристического уравнения,

• метод сравнения характеристических уравнений.

Проектирование триггеров на основе rs-триггера

Рассмотрим этот метод на примере проектирования модификаций RS-триггера: R-триггера. При проектировании триггеров на основе RS-триггера необходимо спроектировать схему управления его входами.

Для R триггера: R_R и S_R – входы схемы управления, R и S – выходы схемы управления и входы RS-триггера. По определению, R-триггер при наличии запрещенной комбинации должен установиться в «0», а для RS-триггера – это режим установки в «0» (R=1, S=0). Исходя из этого следует, что функции выходов разрабатываемой схемы управления RS-триггером (см. рис. 4.19,а) будут иметь вид (10.1)

. (4.11)

Рис. 4.19. Исходная схема для проектирования R-триггера и функциональная схема R-триггера в произвольном базисе (б)

Метод преобразования характеристических уравнений

Суть данного метода поясним в процессе проектирования JK-триггера на основе RS-триггера.

Сравним выражения (4.1) и (4.9), описывающие функции прямых выходов, соответственно RS- и JK-триггеров, а также (4.2) и (4.10), описывающие функции инверсных выходов, соответственно RS- и JK-триггеров. В результате сравнения получим, что

и . (4.12)

Подставив в (4.1) и (4.2) вместо аргументов R и S, значения функций (4.12) и выполнив необходимые преобразования, получаем в результате:

(4.13) (4.14)

Доказательства (4.13) и (4.14) подтверждают справедливость (4.12), а это значит являются функциями выходных сигналов схемы управления RS-триггера, позволяющими на его основе реализовать функции JK-триггера.

Функциональная схема спроектированного JK-триггера представлена на рис. 4.20.

Рис. 4.20. Функциональная схема JK-триггера на базе RS-триггера на логических элементах И

Функциональные схемы двух триггеров (R- и JK-), построенных на базе одного и того же RS-триггера, позволяют наглядно продемонстрировать понятия разомкнутой и замкнутой структуры триггеров, о которых упоминалось ранее. На рис. 4.19 отсутствуют обратные связи с выходов RS-триггера на вход схемы управления этим триггером, что и является признаком того, что структура R-триггера является разомкнутой. Из рис. 4.20 видно, что на схему управления RS-триггера – основы для проектирования JK-триггера поступают помимо входных сигналов J и K поступают сигналы и RS-триггера, что является признаком замкнутой структуры JK-триггера.

Метод сравнения характеристических уравнений

Существуют универсальные триггеры, на базе которых можно проектировать другие триггера. К таким триггерам относятся JK- и DV-триггеры

Для пояснения данного метода рассмотрим процесс проектирования RS-триггера на базе JK-триггера.

Сравнивая характеристические уравнения этих триггеров, можно сделать вывод о том, что на базе JK-триггера можно построить RS-триггер, если обеспечить условие JK=0. Реализовать это условие для асинхронных триггеров не представляется возможным, т.к. не представляется возможным описать функции выходов J и K схемы управления базового JK-триггера, определяемые ее аргументами R и S. Однако, если в качестве базового триггера взять синхронный JK-триггер, то с помощью функций: K=R, J=S и , гдеK , J и С^*– информационные входы и синхронизации базового JK-триггера, а R, S и С - информационные входы и синхронизации проектируемого RS–триггера, мы достигаем поставленной цели. Функциональная схема спроектированного по данному методу RS–триггера на базе JK-триггера представлена на рис. 4.21.

Рис. 4.21. Функциональная схема RS–триггера на базе JK-триггера

Схемы синхронных RS- и JK-триггеров составляют основу для получения других триггерных схем. На рис. 4.22÷4.24 представлены различные схемные решения триггеров, построенных на их основе.

Т-триггер

Рис. 4.22. Т-триггер: (а) – несинхронизируемый, (б) - его временная диаграмма, (в) – синхронизируемый и (г), (д) – соответственно, условное графическое обозначение и его временная диаграмма

Простейшая схема несинхронизируемого Т-триггера представлена на рис. 4.22,а. При Т=1 для двухступенчатого триггера сигнал на его выходе изменится только по завершению действия Т=1, что способствует возникновению генерации в схеме с обратной связью. Можно считать, что в данной схеме единичный входной сигнал представляется спадом сигнала Т=1, так как при любой продолжительности сигнала Т=1 изменение состояния Т-триггера происходит только 1 раз – при снятии сигнала Т=1 (рис. 4.22,б).

Для представления потенциалом последовательности единиц на входе Т-триггера используется синхронизируемая схема (рис. 4.22,в, г). Здесь единичный входной сигнал представляется высоким уровнем сигнала Т при С=1. Поэтому высоким уровнем сигнала Т можно представить последовательность 1 (рис. 4.22,д). Запись в триггер происходит при С=1, причем смена состояния происходит после окончания действия сигнала синхронизации С=1. При Т=1 состояние триггера изменяется на противоположное, а при Т=0 не меняется.

D-триггер

Наиболее широко используемый, реализует функцию временной задержки. Предназначен для хранения состояний (1 или 0) на один период тактовых импульсов (задержка на один такт). Имеет режимы установки 1 или 0. В связи с этим несинхронизируемый D-триггер (рис. 4.23,а) не применяется, т.к. на его выходе будет просто повторяться входной сигнал. Синхронизируемый однотактный D-триггер (рис. 4.23,б) задерживает распределение входного сигнала на время паузы между синхросигналами (задержка на полупериод). D (Delay – задержка) – вход установки в единичное или нулевое состояние на время, равное одному такту.

При С=1 триггер устанавливается в состояние, определяемое логическим уровнем на входеD (при С=0 он сохраняет ранее установленное состояние ). Такое функционирование может быть описано логическим выражением:.D-триггер можно спроектировать на базе любых RS- или JK-триггеров, если на их входы одновременно подать взаимно инверсные сигналы.

Рис. 4.23. D-триггер: (а) – несинхронизируемый; (б) – синхронизируемый однотактный; (в) – двухтактный и его условное графическое обозначение (г); (д) – временная диаграмма работы двухтактного D-триггера