6. Полностью дифференциальные оитун

6.1. Базовая архитектура полностью дифференциальных схем

Большинство современных дискретно – аналоговых ИМС с высокими характеристиками создаются с применением полностью дифференциальных трактов аналоговой обработки сигнала (также называют – с симметричным выходом). Простой пример, показывающий узлы обработки сигнала с несимметричным и симметричным выходами представлен на рис. 6.1.

Рис. 6.1. Узлы аналоговой обработки сигнала: (a) – с несимметричным выходом; (b) – с симметричным выходом (полностью дифференциальная).

и – импедансы пассивных цепей обвязки ОИТУН.

Главной особенностью полностью дифференциальных схем является использование как входных, так и выходных сигналов НЕ между соответствующим выводом и аналоговой «землей», а между смежными симметричными выводами (на рис. 6.1 – между входами ии между выходамии). Эта особенность порождает ряд неоспоримых преимуществ, а также сопутствующих недостатков. Преимущества преобладают, что способствует практически подавляющему распространению полностью дифференциальных схем. Ниже производится сравнение основных характеристик полностью дифференциальных ОИТУН, т.е. с симметричными выходами и ОИТУН с НЕсимметричными выходами. С целью иллюстрации выводов сравнения на рис. 6.2 приведены электрические схемы таких ОИТУН (изображения схем отличаются от изображений в главе 3 для дополнительного подчеркивания симметричности полностью дифференциальной схемы. В таком виде полностью дифференциальные схемы часто встречаются в литературе).

Рис. 6.2. (а) полностью дифференциальный (с симметричными

выходами) «согнутый»ОИТУН с р-канальным входом;

(b) «cогнутый» ОИТУН с НЕсимметричными выходами и

р-канальным входом.

6.2. Принципиальные преимущества полностью дифференциальных схем

(1) Подавление синфазных помех, поскольку при полностью симметричной внутренней архитектуре (структуре) схемы они воздействуют на оба выхода одинаковым образом. Помехи могут быть различного происхождения:

– от размыкания входного ключа в ПК интеграторе;

– от помех со стороны подложки, происходящих от других схем,

расположенных на общей подложке;

– от помех в цепях питания.

(2) Удвоение амплитуд сигналов на входе и выходе полностью дифференциальной схемы. Если на обоих терминалах (симметричных выводах входа или выхода) присутствуют некоррелированные шумы, то в полностью дифференциальном случае складываются мощности шумов т.е. квадраты их среднеквадратичных напряжений или токов. Среднеквадратичное же дифференциальное значение шума увеличивается в раз. В полностью дифференциальной схеме отношение выходного сигнала к выходному шуму увеличивается враз (на 3 дБ), что следует из увеличения дифференциальной амплитуды в два раза, а дифференциального среднеквадратичного шума – враз.

(3) При наличии нелинейных элементов в схеме, но при полностью симметричной внутренней ее архитектуре (структуре) – подавление четных гармоник в выходном сигнале. В качестве примера рассмотрим сигналы на обоих входах и выходах полностью дифференциальной (по умолчанию – симметричной), но нелинейной схемы.

На неинвертирующем входе сигнал можно представить в виде:

(6.1а)

На инвертирующем входе сигнал представляется в виде:

(6.1b)

Здесь и– синфазная и дифференциальная составляющие входного сигнала соответственно.

Поскольку система нелинейна, в выражении для выходного сигнала входной сигнал входит не просто в виде множителя в первой степени, как для линейной системы, а в виде степенного ряда Тейлора.

На неинвертирующем выходе сигнал можно представить в виде

(далее );– синфазное выходное напряжение):

(6.2а)

На инвертирующем выходе сигнал представляется в виде:

(6.2b)

Дифференциальный выходной сигнал равен разностии:

(6.3)

Как видно из (6.3), для полностью дифференциальной (по умолчанию – полностью симметричной) системы в выходном дифференциальном сигнале отсутствуют четные гармоники, из-за чего значительно (как правило – в разы) уменьшаются нелинейные искажения в выходном сигнале.

(4) Практически в 2 (два) раза уменьшается количество неосновных полюсов на пути малого дифференциального сигнала в ОИТУН. Как отмечалось в главе 4 (см. рис. 3.30), общий исток (узел В) входных транзисторов дифкаскада в случае одновременно (А) квадратичных характеристик транзисторов в пологой области и (В) симметричного входного сигнала, не выводящего входные транзисторы из активного режима, достаточно слабо изменяет свой потенциал, во всяком случае – в гораздо меньшей степени, чем для НЕсимметричного входного сигнала. В случае же малого входного дифференциального сигнала, а именно, (что типично для завершающих стадий переходных процессов в схемах с отрицательной обратной связью) потенциал узла В можно считать практически постоянным. Покажем это.