- •Л.А. Торгонский
- •Содержание
- •1 Введение 6
- •2 Проектирование элементов и кристаллов биполярных имс 19
- •3 Элементы и кристаллы имс на полевых структурах 197
- •1 Введение
- •1.1 Термины и определения предметной области
- •1.2 Классификация микросхем
- •1.3 Обозначение имс
- •1.4 Конструкции и состав имс
- •1.5 Цели и задачи изучения дисциплины
- •1.6 Этапы проектирования микросхем
- •2 Проектирование элементов и кристаллов биполярных имс
- •2.2 Состав радиоэлементов бпт имс
- •2.3 Материалы имс
- •2.3.1 Введение
- •2.3.2 Кристаллические материалы имс
- •2.4 Изоляция элементов
- •2.5 Технологические слои структур бпт имс
- •2.6 Кремниевые пластины с эпс
- •2.7 Кремниевые пластины с эпс и скрытыми слоями
- •2.8 Кремниевые пластины с полной диэлектрической изоляцией карманов
- •2.9 Арсенид галлия в производстве имс
- •2.10 Технологические варианты структур бпт
- •2.11 Параметры слоев структур бпт имс
- •2.11.1 Оценка параметров слоя
- •2.12 Проектирование бпт
- •2.12.1 Введение
- •2.12.2 Функциональные параметры бпт
- •2.12.3 Расчетные соотношения оценки параметров бпт
- •2.12.4 Проектирование топологии бпт
- •2.12.5 Объемные формы и габаритные размеры элементов имс
- •2.12.6 Межэлектродные сопротивления бпт
- •2.12.7 Зависимость коэффициента передачи от топологии
- •2.12.8 Параметры быстродействия транзистора
- •2.13 Алгоритм проектирования бпт
- •2.14 Диоды ис
- •2.14.1 Общие замечания
- •2.14.2 Структуры интегральных диодов
- •2.14.3 Топологические конфигурации диодов
- •2.14.4 Проектные параметры диодов
- •2.14.5 Схема замещения диода
- •2.14.6 Алгоритм проектирования диодов
- •2.14.7 Диоды Шоттки в структурах бпт
- •2.15 Модификации бпт специального назначения
- •2.15.1 Общие сведения
- •2.15.2 Многоэмиттерный бпт
- •2.15.3 Многоколлекторный бпт
- •2.15.4 Транзисторы с контактными переходами Шоттки
- •2.15.5 Транзисторы с продольной структурой
- •2.15.6 Транзисторы со сверхтонкой базой
- •2.15.7 Транзисторы приборов совмещенных технологий
- •2.16 Резисторы полупроводниковых имс
- •2.16.1 Общие замечания
- •2.16.2 Структуры резисторов полупроводниковых имс
- •2.16.3 Топологические конфигурации резисторов
- •2.16.4 Проектные параметры резисторов
- •2.16.5 Расчетные соотношения
- •2.16.6 Алгоритм проектирования полупроводниковых резисторов
- •2.17 Конденсаторы биполярных имс
- •2.17.1 Общие сведения
- •2.17.2 Конденсаторы на основе р-n-перехода
- •2.17.3 Конденсаторы со структурой моп
- •2.17.4 Параметры конденсаторов бпт имс
- •2.17.5 Алгоритм проектирования конденсаторов бп имс
- •2.18 Соединения и контакты бпт имс
- •2.18.1 Общие сведения
- •2.18.2 Материалы и структуры соединений и контактов
- •2.18.3 Параметры и размеры соединений и контактов
- •2.19 Базовые элементы цифровых биполярных микросхем
- •2.19.1 Введение
- •2.19.2 Элементы транзисторно-транзисторной логики
- •2.19.3 Элементы ттл с приборами Шоттки
- •2.19.4 Элементы эмиттерно-связанной логики
- •2.19.5 Элементы инжекционной логики (и2л)
- •2.19.6 Элементы и2л с диодами Шоттки
- •2.20 Кристаллы ис
- •2.20.1 Введение
- •2.20.2 План кристалла
- •2.20.3 Сокращение потерь площади рабочей кристалла
- •2.20.4 Проектирование топологии ис на бпт
- •3 Элементы и кристаллы имс на полевых структурах
- •3.1 Проектирование полевых структур
- •3.1.1 Введение
- •3.1.2 Структуры и классификация мдп-транзисторов
- •3.1.3 Вольтамперные характеристики мдп-транзистров
- •3.1.4 Параметры мдп-транзистора и расчетные соотношения
- •3.1.5 Конструкции мдп-транзисторов
- •3.1.6 Алгоритмы проектирования мдп-транзисторов имс
- •3.2 Элементы цифровых имс на мдп-транзисторах
- •3.2.1 Введение
- •3.2.2 Защита конструкций мдп-микросхем
- •3.2.3 Логический инвертор с пассивной нагрузкой мдп
- •3.2.4 Логический инвертор с активной нагрузкой мдп
- •3.2.5 Логические элементы на мдп-структурах
- •3.2.6 Совмещенные биполярнополевые структуры
- •3.2.7 Полевые элементы устройств хранения информации
- •3.2.8 Проектирование топологии ис на мдп
- •3.3 Полевые структуры с зарядовой связью
- •3.3.1 Введение
- •3.3.2 Приборы с зарядовой связью (пзс)
- •3.3.3 Варианты структур элементов пзс
- •3.3.4 Ввод и детектирование заряда в пзс
- •3.3.5 Параметры пзс
- •3.3.6 Транзисторы с зарядовой связью (тзс)
- •3.3.7 «Пожарные» мдп-цепочки
- •3.3.8 Проектирование пзс
- •Список литературы
3.2.4 Логический инвертор с активной нагрузкой мдп
В схеме инвертора, изображенной на рисунке 3.20, в качестве нагрузочного резистора в стоковой цепи переключающего транзистора VT2 включен транзистор VT1, переключаемый входным сигналом противофазно транзистору VT2.
Вотличие от инвертора с квазили-нейной пассивной нагрузкой, где нагрузоч-ный МДП-транзистор VT1 остается постоян-но открытым при переключениях активного транзистора VT2 (см. рис. 3.16), в схеме ри-сунка 3.20 состояния транзисторной пары VT1, VT2 взаимно противоположны. При напряжении Uвх = Ез>Uо2, открывающем транзистор VT2, напряжение │Ес – Ез│< <│Uo1│ должно быть недостаточным для открывания нагрузочного транзистора VT1. Обозначения Uo1, Uo2 соответствуют пороговым напряжениям транзисторов VT1, VT2. В приведенной схеме применеы транзисторы с индуцированными каналами разного типа проводимости. Такое схемное исполнение называют инвертором на взаимодополняющих транзисторах или на комплементарных парах транзисторов (КМДП структуры). Так как ток закрытого МДП-транзистора исчезающе мал, то рабочая точка открытого транзистора инвертора находится на крутом участке его выходной ВАХ и напряжение на нем может быть оценено по формуле
Uсио ≈ Io/(b ×│∆U│), (3.15)
где Io — ток утечки закрытого транзистора комплементарной пары;
b — удельная крутизна ВАХ открытого транзистора комплементарной пары;
│∆U│— модуль превышения порогового напряжения отпирающим в открытом транзисторе комплементарной пары
│∆U2│> 0 > │Ез–Uo2│
для VT2 и
│∆U1│>0 >│(Ес–Ез) –│Uo1││
для нагрузочного транзистора VT1.
С учетом значения Uсио выходные напряжения инвертора на комплементарной паре определяются по формулам
U0вых = Uсио2; U1вых = Ес – Uсио1.
Состояния U0вых, U1вых при управлениии инвертором с выходов аналогичных инверторов должны удовлетворять условию запасов ∆U1 по открыванию VT1 и ∆Uз2 по закрыванию VT2
│Ес│ – │Uo1│–│∆U1│ ≥ U0вых ≤ (│Uo2│– │∆Uз2│) (3.16)
для низкого уровня выхода инвертора U0вых и, наоборот, усло-вию запаса U31 по запиранию VT1 и ∆U2 по открыванию VT2
│Ес│ – │Uo1│+│∆U31│ ≤ U1вых ≥ (│Uo2│+│∆U2│). (3.16а)
Условия (3.16) для инвертора на взаимодополняющих транзисторах для выбранных напряжений запаса по отпиранию и запиранию выполняются согласованным с пороговыми напряжениями Uo1, Uo2 выбором напряжения питания Ес. Напряжение источника питания Ес рассматриваемого инвертора должно удовлетворять более сильному из неравенств
Ес ≥ (│Uo1│+│Uo2│+│∆U1│–│∆Uз2│), (3.17)
Ес ≥ (│Uo1│+│Uo2│+│∆U2│–│∆Uз1│) (3.17а)
и при равных значениях ∆Ui, ∆Uзi однозначно определяется пороговыми напряжениями транзисторов.
Топологические конфигурации нагрузочного и переключающего транзисторов нет необходимости исполнять разными по форме и размерам. Амплитуда выходного напряжения инвертора Um по состояниям управления транзистором VT2 определяется по формуле
Um2 = (U1вых – U0вых) = (│∆U2│+│∆Uз2│), (3.18)
а по состояниям транзистора VT1 определяется по формуле
Um1 = (U1вых – U0вых) = (│∆U31│+│∆U1│). (3.18а)
Так как статическим выходным состояниям инвертора соответствует закрытое состояние одного из транзисторов пары, то энергопотребление инвертора в статическом состоянии пре-деляется током утечки закрытого транзистора пары, порядок величины которого (10–8–10–10)А. Можно показать, что при переключении инвертора энергопотребление и рассеяние мощ-ности может быть оценено по выражению
Р ≈ ∆Ui× U2m×Tф/(2×Q×Ти), (3.19)
в котором Ти ≥ 2×Тф — есть длительность импульса, фор-мируемого инвертором, а Q = Т/Ти — скважность импульсного сигнала. Из приведенного выражения следует, что энергопотреб-ление инвертора повышается при повышении частоты переклю-чения инвертора, при уменьшении скважности импульсной последовательности, при увеличении длительности фронтов переключения.
Достижение симметрии пороговых напряжений и сопротивлений каналов активного и нагрузочного транзисторов обеспечивает идентичность параметров зарядно-разрядных цепей инвертора и равенство фронтов включения и выключения инвертора. Длительность фронта переключения инвертора может быть оценена по модифицированному выражению (3.12)
Тф ≈3×Сс/(bi×∆Ui), (3.20)
где bi — удельная крутизна транзистора зарядной (или разрядной) цепи для суммарной емкости Сс.
Допустимая симметрия форм и размеров нагрузочного и переключающего транзисторов инвертора позволяет сократить размеры транзисторов и время переключения инвертора. Возможности уменьшения размеров КМДП-конструкций нивелируются вследствие необходимости включения в их структуры и топологии охранных колец (см. рис. 3.15). Низкое энергопотребление КМДП-инверторов и логических схем на их основе является определяющим фактором широкого применения их в цифровых устройствах современной микроэлектроники.