§ 6.5. Технические средства кодирования и декодирования для групповых кодов

Кодирующее устройство строится на основании совокупности равенств, отражающих правила построения кода. Определение значений символов в каждом изn-k проверочных разрядов в кодирующем устройстве осуществляется посредством сумматоров по модулю два.

На каждый разряд сумматора (кроме первого) используется четыре элемента И (вентиля) и два элемента ИЛИ.

Сумматор по модулю два выпускают в виде отдельного логического элемента, который на схеме изображается прямоугольником с надписью внутри — М2.

Приведем несколько примеров реализации кодирующих и декодирующих устройств групповых кодов.

Пример 6.11. Рассмотрим техническую реализацию кода (7,4), имеющего целью исправление одиночных ошибок.

Правила построения кода определяются равенствами

Схема кодирующего устройства приведена на рис 6.7.

Кодовая комбинация, возможно содержащая ошибку, поступает наn-разрядный приемный регистр (на рис 6.8 триггеры Тг1—Тг. По окончании переходного процесса в триггерах с блока управления на каждый из сумматоров (С1-С3) поступает импульс опроса.

При поступлении импульса синхронизации со схемы управления подлежащая кодированию k разрядная комбинация неизбыточного кода переписывается, например, с аналого-кодового преобразователя в информационные разряды n разрядного регистра. Предположим, что в результате этой операции триггеры регистра установились в состояния, указанные в табл. 6.7.

Таблица 6.7.

С некоторой задержкой формируются выходные импульсы сумматоров С1,С2 Сз, которые устанавливают триггеры проверочных разрядов в положение 0 или 1 в соответствии с приведенными выше равенствами. Например, в нашем случае ко входам сумматора C₁ подводится информация, записанная в 3, 5 и 7 разрядах и, следовательно, триггер Tг1 первого проверочного разряда устанавливается в положение 1, аналогично триггер Тг2 устанавливается в положение 0, а триггер Тг4 — в положение 1.

Сформированная в регистре разрешенная комбинация (табл. 6.8) импульсом, поступающим с блока управления, последовательно или параллельно считывается в линию связи. Далее начинается кодирование следующей комбинации.

Таблица 6.8.

Рассмотрим теперь схему декодирования и коррекции ошибок (рис 6.8), строящуюся на основе совокупности проверочных равенств. Для кода (7 4) они имеют вид

Выходные импульсы сумматоров устанавливают в положение 0 или 1 триггеры регистра опознавателей. Если проверочные равенства выполняются, все триггеры регистра опознавателей устанавливаются в положение 0, что соответствует отсутствию ошибок. При наличии ошибки в регистр опознавателей запишется опознаватель этого вектора ошибки. Дешифратор ошибки DC ставит в соответствие множеству опознавателей множество векторов ошибок. При опросе выходных вентилей дешифратора сигналы коррекции поступают только на те разряды, в которых вектор ошибки, соответствующий записанному на входе опознавателю, имеет единицы. Сигналы коррекции воздействуют на счетные входы триггеров. Последние изменяют свое состояние, и, таким образом, ошибка исправлена. На триггеры проверочных разрядов импульсы коррекции можно не посылать, если после коррекции информация списывается только с информационных разрядов. Для кода Хэмминга (7,4) любой опознаватель представляет собой двоичное трехразрядное число, равное номеру разряда приемного регистра, в котором записан ошибочный символ

Предположим, что сформированная ранее в кодирующем устройстве комбинация при передаче исказилась и на приемном регистре была зафиксирована в виде, записанном в табл. 6.9

Таблица 6.9

По результатам опроса сумматоров получаем на выходе С₁ на выходе С₂ на выходе С₃

Следовательно, номер разряда, в котором произошло искажение, 101 или 5. Импульс коррекции поступит на счетный вход триггера Tг5, и ошибка будет исправлена.

Пример 6.12. Реализуем мажоритарное декодирование для группового кода (8,2), рассчитанного на исправление двойных ошибок (см. § 6.4).

В случае мажоритарного декодирования сигналы с триггеров приемного регистра поступают непосредственно или после сложения по модулю два в соответствии с уравнениями системы разделенных проверок на мажоритарные элементы М, формирующие скорректированные информационные символы.

Схема декодирования представлена на рис. 6.9. На входах мажоритарных элементов указаны сигналы, соответствующие случаю поступления из канала связи кодовой информации, искаженной в обоих информационных разрядах (5-м и 8-м). Реализуя принцип решения по большинству, мажоритарные элементы восстанавливают на выходе правильные значения информационных символов.