- •СОДЕРЖАНИЕ
- •ВВЕДЕНИЕ
- •НАЧАЛЬНЫЕ СВЕДЕНИЯ О ПЛИС
- •Интегральные схемы типа FPGA
- •Перестраиваемый логический блок
- •Генераторы логических функций
- •Триггер
- •Блоки ввода/вывода сигналов
- •Программируемые соединения
- •Динамические параметры конфигурируемого логического блока
- •ОРГАНЫ УПРАВЛЕНИЯ УНИВЕРСАЛЬНОГО ЛАБОРАТОРНОГО СТЕНДА
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ ОДНОВЫХОДНОЙ КОМБИНАЦИОННОЙ СХЕМЫ
- •СИНТЕЗ КОМБИНАЦИОННЫХ МНОГОВЫХОДНЫХ СХЕМ
- •Реализация булевых функций с помощью постоянного запоминающего устройства
- •ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНХРОННЫЕ ТРИГГЕРЫ СО СТАТИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •СИНХРОННЫЕ ДВУХСТУПЕНЧАТЫЕ ТРИГГЕРЫ
- •СИНХРОННЫЕ ТРИГГЕРЫ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •УСЛОВНОЕ ГРАФИЧЕСКОЕ ОБОЗНАЧЕНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ СИНХРОННЫХ ДВУХСТУПЕНЧАТЫХ ТРИГГЕРОВ
- •ПОСТРОЕНИЕ СИНХРОННЫХ ТРИГГЕРОВ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНТЕЗ СИНХРОННЫХ СЧЕТЧИКОВ
- •Матрица переходов триггера
- •ПРИМЕР
- •ПРОЕКТИРОВАНИЕ СЧЕТЧИКОВ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ МНОГОФУНКЦИОНАЛЬНОГО РЕГИСТРА
- •ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ РЕГИСТРОВ
- •ПРОЕКТИРОВАНИЕ РЕГИСТРА НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •Статические и динамические состязания сигналов
- •Функциональные и логические состязания сигналов
- •Синтез схем, свободных от логических состязаний
- •Анализ комбинационных схем с целью выявления состязаний
- •СОСТЯЗАНИЯ СИГНАЛОВ В ПОСЛЕДОВАТЕЛЬНОСТНЫХ СХЕМАХ
- •Последовательностные схемы
- •Условия надежного функционирования асинхронной схемы
- •Критические состязания
- •Существенные состязания
- •Анализ асинхронных последовательностных схем
- •Устранение критических состязаний
- •ЭКСПЕРИМЕНТАЛЬНОЕ ИССЛЕДОВАНИЕ СОСТЯЗАНИЙ СИГНАЛОВ
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •Логические элементы
- •Мультиплексоры
- •Описание цифрового осциллографа
- •Запуск и настройка осциллографа
- •Настройка изображения сигнала на экране осциллографа
- •Получение устойчивого изображения сигнала
- •Выбор цены деления по оси Х и Y
- •Выбор фронта сигнала по входу Х осциллографа
- •Измерение временных интервалов (измерение задержек)
Лабораторная работа 2
СИНТЕЗ КОМБИНАЦИОННЫХ СХЕМ
Цель: изучить методы синтеза комбинационных схем на логических элементах; получить навыки проектирования комбинационных схем на VHDL; овладеть инструментальными средствами проектирования схем на ПЛИС; приобрести опыт экспериментального исследования синтезируемых схем.
ВВЕДЕНИЕ
Схемы, выходное состояние которых однозначно определяется только комбинацией входных сигналов, называют комбинационными. Закон функционирования комбинационной схемы определяется системой переключательных (логических) функций:
F |
= f |
1 |
(x |
, x |
2 |
, K, x |
n |
), |
|
||||||
1 |
|
|
1 |
|
|
|
|
|
|
||||||
F2 |
= f2 (x1, x2 |
,K, xn ), |
(2.1) |
||||||||||||
K |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
F |
= f |
k |
(x |
|
, x |
2 |
,K, x |
n |
). |
|
|||||
k |
|
|
1 |
|
|
|
|
|
|
Синтез комбинационной схемы состоит в построении схемы на основе заданного закона ее функционирования в виде системы переключательных функций или таблиц истинности. При синтезе комбинационной схемы чаще всего необходимо построить схему с использованием минимального числа элементов в заданном элементном базисе, например, на элементах И-НЕ. Задача проектирования комбинационных схем в общем случае не имеет однозначного решения.
23
ПРОЕКТИРОВАНИЕ ОДНОВЫХОДНОЙ КОМБИНАЦИОННОЙ СХЕМЫ
Проектирование одновыходной комбинационной схемы на элементах И-НЕ состоит из следующих шагов:
•получение минимальной ДНФ переключательной функции;
•представление полученной минимальной формы в базисе Шеффера;
•построение по полученному выражению комбинационной
схемы.
Пусть задана функция F1 от четырех переменных в виде десятичных номеров конституент совершенной дизъюнктивной нормальной формы, т.е. тех наборов, на которых функция равна единице:
F1 ( x3, x2, x1, x0 ) = Σ(0, 2, 4, 6, 10, 12, 14, 15).
Эту функцию необходимо реализовать на элементах И-НЕ. Запишем эту функцию в виде логического выражения:
F1 (x3 , x2 , x1 , x0 ) = (x3 x2 x1 x0 ) (x3 x2 x1 x0 ) (x3 x2 x1 x0 )
(x3 x2 x1 x 0 ) (x3 x2 x1x0 ) (x3 x2 x1x0 ) (x3 x2 x1 x0 )
(x3 x2 x1 x0 ).
Минимизация функции
Произведем минимизацию заданной функции, используя метод диаграмм Вейча (рис.2.1).
Рис. 2.1. Минимизация функции при помощи диаграммы Вейча
24
Получим следующее минимальное выражение функции:
F1мин (x3 , x2 , x1, x0 )= x2 x0 x1x0 x3 x0 x3 x2 x1. (2.2)
Представление функции в базисе Шеффера
Преобразуем полученное выражение (2.2) к виду, удобному для реализации на элементах И-НЕ, т.е. запишем его в базисе Шеффера.
Преобразование выполняют по следующим правилам:
все знаки конъюнкции и дизъюнкции заменяют на знаки «штрих Шеффера»;
переменные, входящие в одну импликанту, заключают в скобки;
однобуквенные импликанты инвертируют;
исходное выражение, состоящее только из одной импликанты с числом букв 2 и более, после замены конъюнкции на «штрих Шеффера» инвертируют.
Примечание. Обычно легко запоминают первые два пункта правила перехода от ДНФ к функции Шеффера (это наиболее типичный случай) и забывают о частных случаях, отраженных в двух последних пунктах. Проиллюстрируем эти случаи.
Пример 1. Пусть полученное минимальное выражение:
F(a,b,c) = a bc .
Тогда преобразованное выражение будет выглядеть так:
F(a, b, c) = a|(b| c)= a| (b| c).
Пример 2. Допустим, исходное выражение имеет вид:
F(a,b, c) = abc .
После преобразования выражение будет выглядеть следующим образом:
F(a,b, c) = a b c.
25
В нашем примере получим:
F1(x3 x2 x1 x0 ) =(x2 | x0 ) | (x1 | x0 ) | (x3 | x0 ) | (x3 | x2 | x1). (2.3)
Построение комбинационной схемы
Построение комбинационной схемы выполняют в следующей последовательности:
a)вначале с помощью элементов НЕ получают инверсные значения переменных;
b)затем, используя элементы И-НЕ, реализуют члены логической функции, заключенные в скобки;
c)наконец, выходы элементов И-НЕ, использованных в п. b, подают на входы результирующего элемента И-НЕ.
Приведенная последовательность построения комбинационной схемы по полученному выражению (2.3) показана на рис. 2.2. Вначале с помощью инверторов D1 и D2 получают инверсные значения переменных х0 и х3. Затем, используя элементы D3 — D6, реализуют члены логической функции, заключенные в скобки. Наконец, с помощью элемента D7 завершают построение схемы.
Рис. 2.2. Реализация комбинационной схемы на элементах И-НЕ
Временная диаграмма работы спроектированной комбинационной схемы приведена на рис. 2.3.
26
Рис. 2.3. Временная диаграмма работы комбинационной схемы
Из ее рассмотрения можно сделать вывод о соответствии функционирования схемы заданному закону. На вход схемы поступает последовательность сигналов, задающая все 16 наборов, на которых определена функция. Из рис. 2.3 видно, что выход схемы принимает значение 1 на наборах 0, 2, 4, 6, 10, 12, 14 и 15, т.е. спроектированная схема правильно реализует заданную функцию.
Динамические параметры комбинационной схемы
К динамическим параметрам комбинационной схемы относят задержки переключения выходного сигнала из 0 в 1 и из 1 в 0.
Данные задержки определяют по временной диаграмме в такой последовательности:
предварительно на схеме находят наиболее длинный путь (или пути) прохождения сигнала от входа до выхода (длина пути определяется числом последовательно соединенных элементов);
затем на временной диаграмме определяют входные состояния, переход к которым вызывает последовательное переключение всех элементов в найденном пути. Переход к одному из этих состояний должен вызывать переключение выходного сигнала из 0
в1, переход к другому — переключение выходного сигнала из 1 в
0;
далее записывают выражения для подсчета задержек переключения выходного сигнала из 0 в 1 и из 1 в 0. Выражения пред-
27