![](/user_photo/2706_HbeT2.jpg)
- •СОДЕРЖАНИЕ
- •ВВЕДЕНИЕ
- •НАЧАЛЬНЫЕ СВЕДЕНИЯ О ПЛИС
- •Интегральные схемы типа FPGA
- •Перестраиваемый логический блок
- •Генераторы логических функций
- •Триггер
- •Блоки ввода/вывода сигналов
- •Программируемые соединения
- •Динамические параметры конфигурируемого логического блока
- •ОРГАНЫ УПРАВЛЕНИЯ УНИВЕРСАЛЬНОГО ЛАБОРАТОРНОГО СТЕНДА
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ ОДНОВЫХОДНОЙ КОМБИНАЦИОННОЙ СХЕМЫ
- •СИНТЕЗ КОМБИНАЦИОННЫХ МНОГОВЫХОДНЫХ СХЕМ
- •Реализация булевых функций с помощью постоянного запоминающего устройства
- •ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНХРОННЫЕ ТРИГГЕРЫ СО СТАТИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •СИНХРОННЫЕ ДВУХСТУПЕНЧАТЫЕ ТРИГГЕРЫ
- •СИНХРОННЫЕ ТРИГГЕРЫ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •УСЛОВНОЕ ГРАФИЧЕСКОЕ ОБОЗНАЧЕНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ СИНХРОННЫХ ДВУХСТУПЕНЧАТЫХ ТРИГГЕРОВ
- •ПОСТРОЕНИЕ СИНХРОННЫХ ТРИГГЕРОВ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНТЕЗ СИНХРОННЫХ СЧЕТЧИКОВ
- •Матрица переходов триггера
- •ПРИМЕР
- •ПРОЕКТИРОВАНИЕ СЧЕТЧИКОВ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ МНОГОФУНКЦИОНАЛЬНОГО РЕГИСТРА
- •ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ РЕГИСТРОВ
- •ПРОЕКТИРОВАНИЕ РЕГИСТРА НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •Статические и динамические состязания сигналов
- •Функциональные и логические состязания сигналов
- •Синтез схем, свободных от логических состязаний
- •Анализ комбинационных схем с целью выявления состязаний
- •СОСТЯЗАНИЯ СИГНАЛОВ В ПОСЛЕДОВАТЕЛЬНОСТНЫХ СХЕМАХ
- •Последовательностные схемы
- •Условия надежного функционирования асинхронной схемы
- •Критические состязания
- •Существенные состязания
- •Анализ асинхронных последовательностных схем
- •Устранение критических состязаний
- •ЭКСПЕРИМЕНТАЛЬНОЕ ИССЛЕДОВАНИЕ СОСТЯЗАНИЙ СИГНАЛОВ
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •Логические элементы
- •Мультиплексоры
- •Описание цифрового осциллографа
- •Запуск и настройка осциллографа
- •Настройка изображения сигнала на экране осциллографа
- •Получение устойчивого изображения сигнала
- •Выбор цены деления по оси Х и Y
- •Выбор фронта сигнала по входу Х осциллографа
- •Измерение временных интервалов (измерение задержек)
Из сопоставления выходных сигналов z и z_2 одной и другой схем видно, что первая схема, содержащая условия для критических состязаний, ведет себя некорректно при переходе из состоя-
ния x1x2 = 01, y1 y2 = 01 в состояние x1x2 = 11, y1 y2 = 10 (см.
табл. 6.6). Более детальное рассмотрение этого перехода (см. рис. 6.20(б)) обнаруживает, что схема генерирует на входном наборе x1x2 = 11. Это обстоятельство является следствием используемого метода моделирования и транспортной модели единичной задержки элемента.
Схема, не содержащая условий для критических состязаний сигналов (см. рис. 6.16 и 6.20), функционирует правильно в соответствии с заданным законом поведения.
На рис. 6.21 приведены временные диаграммы поведения указанных схем с учетом фактических задержек элементов и задержек в линиях связи, полученных в результате размещения элементов схем на кристалле. Здесь уже не наблюдается генерация первой схемы. Но из рассмотрения временных диаграмм видно, что ошибочная работа первой схемы (см. рис. 6.9) из-за критических состязаний сигналов происходит во всех предсказанных в ленте табл. 6.6 переходах. Вторая схема функционирует безошибочно.
Таким образом, остается только убедиться в правильности указанных предсказаний, выполнив загрузку проекта в реальный кристалл лабораторной установки и сличив наблюдаемую осциллограмму выхода z (Y1, Y2) с полученной временной диаграммой.
ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
1.Изучить описание лабораторной работы.
2.Построить по заданной функции (см. п. а варианта задания) комбинационную схему на элементах И-НЕ.
175
![](/html/2706/144/html_XeeXJXK0q2.uXja/htmlconvd-gaF0DH177x1.jpg)
Рис. 6.21. Временные диаграммы работы схемы с учетом фактических задержек
Внимание! Для инверсии переменных следует использовать отдельные элементы инверторов.
3.Определить для построенной схемы все статические и логические состязания, т.е. определить пары наборов, переход между которыми может вызвать ошибочное переключение схемы. Найти также одну пару наборов, переход между которыми вызывает функциональное состязание.
4.Произвести синтез схемы, выполняющей ту же функцию, что и в варианте, но свободную от статических и логических состязаний.
5.Построить асинхронную последовательностную схему на элементах И-НЕ по заданным уравнениям (см. п. б варианта домашнего задания).
Внимание! Для инверсии переменных следует использовать отдельные элементы инверторов.
6.Составить ленту для исследуемой схемы (см. табл. 6.6).
7.Выполнить синтез схемы, выполняющей ту же функцию, что и в варианте, но свободную от критических состязаний.
8.Разработать и изобразить схему исследования ассинхронных последовательностных схем с использованием макроэлементов стенда и осциллографа.
ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
1.Выполнить ввод двух вариантов комбинационной схемы в редакторе схем системы Xilinx Foundation.
2.Исследовать моделированием процесс переключения комбинационных схем при переходах между всеми найденными пара-
177
ми входных наборов. Моделирование выполнить в режиме Unit, учитывающем единичные задержки элементов.
3.Показать преподавателю на экране дисплея работу схем на найденных переходах.
4.Выполнить на новом листе ввод двух вариантов последовательностной схемы, подсоединив к её входам макроэлементы генератора тестовой последовательности сигналов х1, х2.
5.Выполнить в режиме моделирования с учетом единичных задержек элементов Unit анализ переходов введенных схем.
6.Показать преподавателю полученные временные диаграммы работы введенных схем.
7.Выполнить размещение проекта на кристалл, предварительно удалив из проекта лист с ранее введенными комбинационными схемами и подсоединив к анализируемым схемам макроэлементы лабораторной установки.
8.Выполнить временное моделирование и анализ переходов асинхронных схем.
9.Показать преподавателю полученные временные диаграммы работы введенных схем.
10.Выполнить загрузку проекта в ПЛИС стенда.
11.Продемонстрировать преподавателю работу схем на экране виртуального осциллографа.
12.Сдать преподавателю оформленный отчет в конце занятия.
ОТЧЕТ ПО РАБОТЕ
Отчет должен содержать:
1)комбинационную схему, построенную по функции, заданной в варианте;
2)этап определения состязаний в комбинационной схеме;
178