![](/user_photo/2706_HbeT2.jpg)
- •СОДЕРЖАНИЕ
- •ВВЕДЕНИЕ
- •НАЧАЛЬНЫЕ СВЕДЕНИЯ О ПЛИС
- •Интегральные схемы типа FPGA
- •Перестраиваемый логический блок
- •Генераторы логических функций
- •Триггер
- •Блоки ввода/вывода сигналов
- •Программируемые соединения
- •Динамические параметры конфигурируемого логического блока
- •ОРГАНЫ УПРАВЛЕНИЯ УНИВЕРСАЛЬНОГО ЛАБОРАТОРНОГО СТЕНДА
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ ОДНОВЫХОДНОЙ КОМБИНАЦИОННОЙ СХЕМЫ
- •СИНТЕЗ КОМБИНАЦИОННЫХ МНОГОВЫХОДНЫХ СХЕМ
- •Реализация булевых функций с помощью постоянного запоминающего устройства
- •ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНХРОННЫЕ ТРИГГЕРЫ СО СТАТИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •СИНХРОННЫЕ ДВУХСТУПЕНЧАТЫЕ ТРИГГЕРЫ
- •СИНХРОННЫЕ ТРИГГЕРЫ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •УСЛОВНОЕ ГРАФИЧЕСКОЕ ОБОЗНАЧЕНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ СИНХРОННЫХ ДВУХСТУПЕНЧАТЫХ ТРИГГЕРОВ
- •ПОСТРОЕНИЕ СИНХРОННЫХ ТРИГГЕРОВ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНТЕЗ СИНХРОННЫХ СЧЕТЧИКОВ
- •Матрица переходов триггера
- •ПРИМЕР
- •ПРОЕКТИРОВАНИЕ СЧЕТЧИКОВ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ МНОГОФУНКЦИОНАЛЬНОГО РЕГИСТРА
- •ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ РЕГИСТРОВ
- •ПРОЕКТИРОВАНИЕ РЕГИСТРА НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •Статические и динамические состязания сигналов
- •Функциональные и логические состязания сигналов
- •Синтез схем, свободных от логических состязаний
- •Анализ комбинационных схем с целью выявления состязаний
- •СОСТЯЗАНИЯ СИГНАЛОВ В ПОСЛЕДОВАТЕЛЬНОСТНЫХ СХЕМАХ
- •Последовательностные схемы
- •Условия надежного функционирования асинхронной схемы
- •Критические состязания
- •Существенные состязания
- •Анализ асинхронных последовательностных схем
- •Устранение критических состязаний
- •ЭКСПЕРИМЕНТАЛЬНОЕ ИССЛЕДОВАНИЕ СОСТЯЗАНИЙ СИГНАЛОВ
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •Логические элементы
- •Мультиплексоры
- •Описание цифрового осциллографа
- •Запуск и настройка осциллографа
- •Настройка изображения сигнала на экране осциллографа
- •Получение устойчивого изображения сигнала
- •Выбор цены деления по оси Х и Y
- •Выбор фронта сигнала по входу Х осциллографа
- •Измерение временных интервалов (измерение задержек)
![](/html/2706/144/html_XeeXJXK0q2.uXja/htmlconvd-gaF0DH140x1.jpg)
Рис. 5.17. Время удержания данных
ПРОЕКТИРОВАНИЕ РЕГИСТРА НА VHDL
Рассмотрим наш вариант многофункционального регистра с асинхронной установкой в «0».
Описание микроопераций регистра в соответствии с их кодированием (см. табл. 5.2) очень удобно и наглядно можно выполнить, используя оператор case. Для более компактной записи оператора case целесообразно ввести векторную переменную, образовав её из сигналов Y1 и Y2.
Описание алгоритма функционирования счетчика с использованием оператора case приведено в листинге 5.1.
139
![](/html/2706/144/html_XeeXJXK0q2.uXja/htmlconvd-gaF0DH141x1.jpg)
Листинг 5.1. Описание регистра с использованием оператора case
entity RG_30 is port (
CLR: in BIT; C: in BIT; Y1,Y2: in BIT;
DP0,DP3: in BIT; D0,D1,D2,D3: in BIT; Q0,Q1,Q2,Q3: buffer BIT
); end RG_30;
architecture RG_30_arch of RG_30 is begin
process (C, CLR)
variable S: BIT_VECTOR (1 downto 0); begin
S:= Y2 & Y1;
if CLR='1' then Q0 <= '0'; Q1 <= '0'; Q2 <= '0'; Q3 <= '0'; elsif C'event and C='1' then
case S is
when "00" => Q0 <= Q0; Q1 <= Q1; Q2 <= Q2; Q3 <= Q3;
when "01" => Q3 <= Q2 ; Q2 <= Q1 ; Q1 <= Q0 ; Q0 <= DP0 ; when "10" => Q3 <= DP3 ; Q2 <= Q3 ; Q1 <= Q2 ; Q0 <= Q1 ; when "11" => Q0 <= D0; Q1 <= D1; Q2 <= D2; Q3 <= D3;
end case; end if;
end process; end RG_30_arch;
ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
1.Изучить описание лабораторной работы.
2.Спроектировать и изобразить логическую схему заданного варианта многофункционального регистра.
3.Нарисовать условное графическое обозначение многофункционального регистра (см. рис. 5.7).
4.Создать описание регистра на VHDL в соответствии с условиями варианта.
5.Разработать и изобразить схему исследования спроектированных регистров с использованием макроэлементов стенда и осциллографа. Схема, построенная с использованием макроэлементов
140
стенда, должна обеспечить проверку в статическом режиме (от одиночных импульсов) всех микроопераций регистров, в динамическом режиме — только микрооперации логического сдвига.
ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
1.Выполнить ввод и отладку моделированием спроектированной схемы регистра в редакторе схем системы Xilinx Foundation.
2.Создать подсхему (макроэлемент) введенной схемы регист-
ра.
3.Выполнить ввод и отладку описания регистра на VHDL в том же проекте, где был реализован схемный вариант регистра.
4.Выполнить подготовку и размещение двух вариантов регистра на кристалле, подсоединив к входам и выходам макроэлементы стенда в соответствии с разработанной схемой исследования.
5.Измерить с помощью временного моделирования:
задержки переключения регистра по синхронизирующему и установочному входам;
время предварительной установки сигналов на управляющих входах и входах данных;
время удержания сигналов на входах данных.
6.Выполнить загрузку проекта в ПЛИС стенда и произвести отладку схем на макете.
7.Продемонстрировать преподавателю работу отлаженных схем на макете и на экране виртуального осциллографа.
8.Измерить задержки переключения загруженных схем реги-
стра.
9.Сдать преподавателю оформленный отчет в конце занятия.
141
ОТЧЕТ ПО РАБОТЕ
Отчет должен содержать:
1)исходные данные варианта задания;
2)этапы проектирования схемы многофункционального ре-
гистра;
3)принципиальную схему регистра и его УГО;
4)схему исследования многофункционального регистра;
5)описание регистра на VHDL;
6)схему исследования спроектированных регистров с использованием макроэлементов стенда и осциллографа;
7)результаты экспериментальных измерений динамических параметров.
Список литературы
1.Голдсуорт Б. Проектирование цифровых логических устройств. /Пер. с англ.; Под ред. Ю.И.Топчеева. М.: Машинострое-
ние, 1985.
2.Янсен Й. Курс цифровой электроники: В 4-х т. Т. 2. Проектирование устройств на цифровых ИС. /Пер. с голланд. М.: Мир, 1987.
3.Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ, 2000.
4.Уэйкерли Дж. Ф. Проектирование цифровых устройств. В 2-х т. Т. 1-2. М.: Постмаркет, 2002.
5.Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. СПб.: БХВ-Петербург, 2003.
6.Тарасов И.Е. Разработка цифровых устройств на основе ПЛИС XILINX с применением языка VHDL. М.: Горячая линияТелеком, 2005.
142