- •СОДЕРЖАНИЕ
- •ВВЕДЕНИЕ
- •НАЧАЛЬНЫЕ СВЕДЕНИЯ О ПЛИС
- •Интегральные схемы типа FPGA
- •Перестраиваемый логический блок
- •Генераторы логических функций
- •Триггер
- •Блоки ввода/вывода сигналов
- •Программируемые соединения
- •Динамические параметры конфигурируемого логического блока
- •ОРГАНЫ УПРАВЛЕНИЯ УНИВЕРСАЛЬНОГО ЛАБОРАТОРНОГО СТЕНДА
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ ОДНОВЫХОДНОЙ КОМБИНАЦИОННОЙ СХЕМЫ
- •СИНТЕЗ КОМБИНАЦИОННЫХ МНОГОВЫХОДНЫХ СХЕМ
- •Реализация булевых функций с помощью постоянного запоминающего устройства
- •ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНХРОННЫЕ ТРИГГЕРЫ СО СТАТИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •СИНХРОННЫЕ ДВУХСТУПЕНЧАТЫЕ ТРИГГЕРЫ
- •СИНХРОННЫЕ ТРИГГЕРЫ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •УСЛОВНОЕ ГРАФИЧЕСКОЕ ОБОЗНАЧЕНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ СИНХРОННЫХ ДВУХСТУПЕНЧАТЫХ ТРИГГЕРОВ
- •ПОСТРОЕНИЕ СИНХРОННЫХ ТРИГГЕРОВ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНТЕЗ СИНХРОННЫХ СЧЕТЧИКОВ
- •Матрица переходов триггера
- •ПРИМЕР
- •ПРОЕКТИРОВАНИЕ СЧЕТЧИКОВ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ МНОГОФУНКЦИОНАЛЬНОГО РЕГИСТРА
- •ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ РЕГИСТРОВ
- •ПРОЕКТИРОВАНИЕ РЕГИСТРА НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •Статические и динамические состязания сигналов
- •Функциональные и логические состязания сигналов
- •Синтез схем, свободных от логических состязаний
- •Анализ комбинационных схем с целью выявления состязаний
- •СОСТЯЗАНИЯ СИГНАЛОВ В ПОСЛЕДОВАТЕЛЬНОСТНЫХ СХЕМАХ
- •Последовательностные схемы
- •Условия надежного функционирования асинхронной схемы
- •Критические состязания
- •Существенные состязания
- •Анализ асинхронных последовательностных схем
- •Устранение критических состязаний
- •ЭКСПЕРИМЕНТАЛЬНОЕ ИССЛЕДОВАНИЕ СОСТЯЗАНИЙ СИГНАЛОВ
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •Логические элементы
- •Мультиплексоры
- •Описание цифрового осциллографа
- •Запуск и настройка осциллографа
- •Настройка изображения сигнала на экране осциллографа
- •Получение устойчивого изображения сигнала
- •Выбор цены деления по оси Х и Y
- •Выбор фронта сигнала по входу Х осциллографа
- •Измерение временных интервалов (измерение задержек)
ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
1.Изучить описание лабораторной работы.
2.Синтезировать структуру двухступенчатого триггера по заданной таблице переходов. Схема триггера должна иметь асинхронные входы предварительной установки триггера в 0 и 1.
3.Построить по заданной системе уравнений структуру триггера с динамическим управлением записью.
4.Создать описание триггера с динамическим управлением записью на VHDL в соответствии с условиями варианта.
5.Разработать и изобразить схему исследования спроектированных триггеров с использованием макроэлементов стенда и осциллографа.
ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
1.Выполнить ввод спроектированной схемы двухступенчатого триггера в редакторе схем системы Xilinx Foundation.
2.Для облегчения отладки схемы триггера подсоединить к его входам Е1 и Е2 двоичный счетчик CB2CE (рис. 3.30).
Рис. 3.30. Коммутация двоичного счетчика CB2CE
92
3.Выполнить функциональное моделирование схемы двухступенчатого триггера.
4.Выполнить ввод и отладку схемы триггера с динамическим управлением записью в том же проекте, где был реализован двухступенчатый триггер.
5.Выполнить ввод и отладку описания триггера на VHDL в том же проекте, где были реализованы схемные варианты триггера.
6.Выполнить подготовку и размещение трех вариантов схемы триггера на кристалле, подсоединив макроэлементы стенда.
7.Выполнить временное моделирование и измерение задержек переключения триггерных схем.
8.Выполнить загрузку проекта в ПЛИС стенда и произвести отладку схем на макете.
9.Продемонстрировать преподавателю работу отлаженных схем на макете и на экране виртуального осциллографа.
10.Измерить задержки переключения триггерных схем.
11.Сдать преподавателю оформленный отчет в конце занятия.
ОТЧЕТ ПО РАБОТЕ
Отчет должен содержать:
1)исходные данные варианта задания;
2)синтез логической структуры синхронного двухступенчатого триггера;
3)схему двухступенчатого триггера и его условное графическое обозначение;
4)схему синхронного триггера с динамическим управлением записью и его условное графическое обозначение;
5)описание триггера на VHDL;
93
6)схему исследования спроектированных триггеров с использованием макроэлементов стенда и осциллографа;
7)результаты экспериментальных исследований.
Список литературы
1.Ковригин Б.Н. Триггерные схемы: Ч. 1. Описание и классификация. М.: МИФИ, 1976.
2.Ковригин Б.Н. Триггерные схемы: Ч. 2. Синтез и анализ. М.:
МИФИ, 1977.
3.Зельдин Е.А. Триггеры. М.: Энергоатомиздат, 1983.
4.Агаханян Т.М., Плеханов С.П. Интегральные триггеры устройств автоматики. М.: Машиностроение, 1978.
5.Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ, 2000.
6.Уэйкерли Дж. Ф. Проектирование цифровых устройств.
В2-х т. Т. 2. М.: Постмаркет, 2002.
7.Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. СПб.: БХВ-Петербург, 2003.
8.Тарасов И.Е. Разработка цифровых устройств на основе ПЛИС XILINX с применением языка VHDL. М.: Горячая линияТелеком, 2005.
94
Лабораторная работа 4
СИНХРОННЫЕ СЧЕТЧИКИ
Цель: овладеть методом синтеза синхронных счетчиков; приобрести практические навыки отработки проектируемых схем как моделированием с использованием САПР, так и макетированием на универсальном лабораторном стенде.
ВВЕДЕНИЕ
Счетчиком называют последовательностную схему, предназначенную для увеличения / уменьшения хранимого кода на единицу или заданную константу. Счетчик часто имеет цепи предварительной установки заданной величины, в частности нуля. Число разрешенных устойчивых состояний счетчика называют его периодом или модулем М. Сигналы, поступающие на вход счетчика, называют считаемыми. Вход счетчика, на который поступает сигнал, увеличивающий состояние счетчика на 1, обозначают как «+1»; вход, на который поступает сигнал, уменьшающий состояние счетчика на 1, обозначают как «-1». Из любого i-го состояния под воздействием сигнала «+1» счетчик переходит в состояние (i+1)mod M, а под действием сигнала «-1» — в состояние (i-1)mod M.
Схемы счетчиков подразделяются на два класса: синхронные и асинхронные. В синхронных схемах все изменения согласуются по времени с подачей считаемого сигнала на общую шину, объединяющую синхронизирующие входы С триггеров счетчика
(рис. 4.1(а)).
В асинхронном счетчике отсутствует общая шина, на которую поступает считаемый сигнал. На вход С триггеров асинхронного счетчика сигналы могут поступать как с выхода другого триггера, так и от схем, непосредственно не связанных с синхронизирующими импульсами (рис. 4.1(б)).
95
Если для проектирования синхронных счетчиков существуют отработанные методы, то для проектирования асинхронных счетчиков удобных систематизированных методов нет. Все усложняется тем, что различия во внутреннем строении триггеров проявляются именно при асинхронной работе. Поэтому разработчик схем должен иметь совершенно четкое представление о внутреннем строении используемого им типа триггера и не ограничиваться таблицей переходов, которая описывает только синхронную работу триггера.
Рис. 4.1. Двоичный счетчик: а) синхронный, б) асинхронный
96