Список литературы
1.Миллер Р. Теория переключательных схем. В 2-х т. Т. 1. Комбинационные схемы. / Пер. с англ. Под ред. П.П. Пархоменко.
М.: Наука, 1970.
2.Трачик В. Дискретные устройства автоматики. Пер. с польск. Под ред. Д.А. Поспелова. М.: Энергия, 1978.
3.Вавилов Е.Н., Портной Г.Н. Синтез схем электронных цифровых машин. М.: Советское радио, 1963.
4.Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974.
5.Блейксли Т.Р. Проектирование цифровых устройств с малыми и большими интегральными схемами. / Пер. с англ.: Вища шко-
ла, 1981.
6.Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ, 2000.
7.Уэйкерли Дж. Ф. Проектирование цифровых устройств. В 2-х т. Т. 1-2. М.: Постмаркет, 2002.
8.Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL. СПб.: БХВ-Петербург, 2003.
9.Тарасов И.Е. Разработка цифровых устройств на основе ПЛИС XILINX с применением языка VHDL. М.: Горячая линияТелеком, 2005.
10.Ковригин Б.Н. Введение в инструментальные средства проектирования и отладки цифровых устройств на ПЛИС: учебное пособие. М.: МИФИ, 2006.
53
Лабораторная работа 3
ПРОЕКТИРОВАНИЕ СИНХРОННЫХТРИГГЕРНЫХСХЕМ
Цель: изучить различную организацию синхронных триггерных схем; овладеть методом логического проектирования синхронного двухступенчатого триггера; получить навыки проектирования синхронных триггерных схем на VHDL; приобрести опыт экспериментального исследования заданного типа триггера.
ВВЕДЕНИЕ
Практически все цифровые устройства сочетают функции по переработке информации с функцией хранения. Неотъемлемой частью таких устройств является элемент памяти. В цифровых устройствах для хранения информации чаще всего используется элемент с двумя устойчивыми состояниями — триггер. Структуру триггера можно представить в виде запоминающей ячейки (ЗЯ) и схемы управления (СУ) (рис. 3.1).
Рис. 3.1. Обобщенная структура триггерной схемы:
СУ — схема управления; ЗЯ — запоминающая ячейка; Е1, Е2 — логические входы; С — вход синхронизации; S — вход установки в «1», R — вход сброса в «0»
54
Запоминающая ячейка
Запоминающая ячейка — это схема, которая имеет два выхода: Q и Q, разрешенные сигналы на которых всегда противоположны, и два входа: S (Set — установка) и R (Reset — сброс). Переключающий сигнал по входу S устанавливает ЗЯ в состояние 1 (Q = 1,Q = 0), а по входу R — в состояние 0 (Q = 0, Q = 1). В общем случае ЗЯ может иметь несколько установочных входов. Обычно она состоит из двух логических элементов, которые взаимно охвачены обратной связью (рис. 3.2).
Рис. 3.2. Запоминающая ячейка (асинхронный RS-триггер):
а) RS - триггер с прямыми входами на элементах ИЛИ-НЕ, его условное графиче-
ское обозначение и таблица переходов; б) RS -триггер с инверсными входами на элементах И-НЕ, его условное графическое обозначение и таблица переходов
55
Запоминающую ячейку называют асинхронным (несинхронизируемым) RS-триггером.
Такое название объясняется способом записи информации. Состояние асинхронного триггера определяется в каждый момент времени состоянием входов, т.е. изменения входного сигнала непосредственно передаются на выход триггера.
Схема управления
Схема управления (см. рис. 3.1) преобразует информацию, поступающую на входы Е1 и Е2, в сигналы, которые подаются на установочные входы ЗЯ. В некоторых схемах выходные сигналы триггера поступают на вход схемы управления (на рис. 3.1 эта связь показана пунктиром).
Синхронизирующий вход
Триггеры, применяемые в потенциальной системе элементов, имеют, как правило, еще один вход — вход для синхронизирующих сигналов. Импульсы, на него поступающие, определяют момент приема триггером входной информации. Поэтому в обобщенной структуре триггера (см. рис. 3.1) показан еще и вход синхрони-
зации С.
Поскольку прием входной информации определяется моментом подачи импульса на вход синхронизации С, то такой триггер называют синхронным триггером.
Таким образом, рассматриваемые ниже триггеры обладают следующими свойствами: на входы Е1 и Е2 поступают сигналы, несущие логическую (входную) информацию, на вход С — импульсы, которые логической информации не несут, а являются сигналами синхронизации. Входная информация принимается на хранение в триггер только с поступлением синхронизирующего импульса
(СИ).
Синхронные триггеры в зависимости от организации схемы управления разделяют на:
синхронные триггеры со статическим управлением записью,
56