- •СОДЕРЖАНИЕ
- •ВВЕДЕНИЕ
- •НАЧАЛЬНЫЕ СВЕДЕНИЯ О ПЛИС
- •Интегральные схемы типа FPGA
- •Перестраиваемый логический блок
- •Генераторы логических функций
- •Триггер
- •Блоки ввода/вывода сигналов
- •Программируемые соединения
- •Динамические параметры конфигурируемого логического блока
- •ОРГАНЫ УПРАВЛЕНИЯ УНИВЕРСАЛЬНОГО ЛАБОРАТОРНОГО СТЕНДА
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ ОДНОВЫХОДНОЙ КОМБИНАЦИОННОЙ СХЕМЫ
- •СИНТЕЗ КОМБИНАЦИОННЫХ МНОГОВЫХОДНЫХ СХЕМ
- •Реализация булевых функций с помощью постоянного запоминающего устройства
- •ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНХРОННЫЕ ТРИГГЕРЫ СО СТАТИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •СИНХРОННЫЕ ДВУХСТУПЕНЧАТЫЕ ТРИГГЕРЫ
- •СИНХРОННЫЕ ТРИГГЕРЫ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •УСЛОВНОЕ ГРАФИЧЕСКОЕ ОБОЗНАЧЕНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ СИНХРОННЫХ ДВУХСТУПЕНЧАТЫХ ТРИГГЕРОВ
- •ПОСТРОЕНИЕ СИНХРОННЫХ ТРИГГЕРОВ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНТЕЗ СИНХРОННЫХ СЧЕТЧИКОВ
- •Матрица переходов триггера
- •ПРИМЕР
- •ПРОЕКТИРОВАНИЕ СЧЕТЧИКОВ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ МНОГОФУНКЦИОНАЛЬНОГО РЕГИСТРА
- •ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ РЕГИСТРОВ
- •ПРОЕКТИРОВАНИЕ РЕГИСТРА НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •Статические и динамические состязания сигналов
- •Функциональные и логические состязания сигналов
- •Синтез схем, свободных от логических состязаний
- •Анализ комбинационных схем с целью выявления состязаний
- •СОСТЯЗАНИЯ СИГНАЛОВ В ПОСЛЕДОВАТЕЛЬНОСТНЫХ СХЕМАХ
- •Последовательностные схемы
- •Условия надежного функционирования асинхронной схемы
- •Критические состязания
- •Существенные состязания
- •Анализ асинхронных последовательностных схем
- •Устранение критических состязаний
- •ЭКСПЕРИМЕНТАЛЬНОЕ ИССЛЕДОВАНИЕ СОСТЯЗАНИЙ СИГНАЛОВ
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •Логические элементы
- •Мультиплексоры
- •Описание цифрового осциллографа
- •Запуск и настройка осциллографа
- •Настройка изображения сигнала на экране осциллографа
- •Получение устойчивого изображения сигнала
- •Выбор цены деления по оси Х и Y
- •Выбор фронта сигнала по входу Х осциллографа
- •Измерение временных интервалов (измерение задержек)
ОРГАНЫ УПРАВЛЕНИЯ УНИВЕРСАЛЬНОГО ЛАБОРАТОРНОГО СТЕНДА
В данном практикуме используется только часть оборудования стенда: ПЛИС FPGA XCS10-3PC84, клавишные регистры, генераторы и индикация. Контакты корпуса ПЛИС уже распаяны на печатной плате лабораторного стенда и выведены на его органы управления. Часть лицевой панели стенда с используемыми органами управления приведена на рис. 1.8.
Рис. 1.8. Органы управления универсального лабораторного стенда
Для задания воздействий на схему, которая предварительно должна быть загружена в ПЛИС XCS10, на стенде имеются:
два генератора одиночных импульсов — ГОИ1 и ГОИ2. Первый из них может работать в одном из двух режимов — либо в режиме одиночных импульсов, либо в режиме непрерывных им-
19
пульсов. Выбор режима осуществляется рядом стоящим тумблером
(см. рис. 1.8);
три клавишных регистра Р1, Р2 и Р3, используемых для задания постоянных значений.
Для целей контроля состояния схемы в процессе её отладки на стенде имеются шесть четырехразрядных светодиодных шкал (см. рис. 1.8), которые можно подключать к произвольным точкам схемы. Таким образом, можно одновременно наблюдать состояние схемы в 24 точках.
В системе проектирования органы управления оформлены в виде макроэлементов и содержатся в библиотеке проекта с именем
«maket».
ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
А. Ввод и моделирование схемы в системе
Xilinx Foundation
1. Войти в систему и открыть новый проект под своим именем.
Примечание. Данный пункт и все последующие выполняются, руководствуясь пособием [2].
2.Выполнить ввод схемы, приведенной на рис. 1.9 (счетчик+дешифратор), в редакторе схем.
3.Выполнить функциональное моделирование созданной схе-
мы (рис. 1.10).
Рис. 1.9. Схема соединения счетчика и дешифратора
20
Рис. 1.10. Временная диаграмма работы счетчика и дешифратора
Б. Загрузка проекта в ПЛИС и отладка схемы на стенде
1.Выполнить подготовку схемы для размещения на кристалле, подсоединив к входам и выходам макроэлементы стенда
(рис. 1.11).
2.Выполнить размещение подготовленной схемы на кристал-
ле (см. [2]).
3.Выполнить загрузку проекта в ПЛИС (см. [2]).
4.Произвести отладку схемы на лабораторном стенде.
5.Продемонстрировать преподавателю работу схемы на стенде и на экране виртуального осциллографа.
6.Измерить по указанию преподавателя задержки переключения схемы.
21
Рис. 1.11. Схема с макроэлементами стенда
Список литературы
1.Кнышев Д.А., Кузелин М.О. ПЛИС фирмы «XILINX»: описание структуры основных семейств. М.: «Додэка-ХХ1». 2001.
2.Ковригин Б.Н. Введение в инструментальные средства проектирования и отладки цифровых устройств на ПЛИС / Учебное пособие. М.: МИФИ. 2006.
3.Кузелин М.О., Кнышев Д.А., Зотов В.Ю. Современные семейства ПЛИС фирмы Xilinx. М.: Горячая линия-Телеком. 2004.
4.Мальцев П.П, Гарбузов Н.И., Шарапов А.П., Кнышев Д.А. Программируемые логические ИМС на КМОП-структурах и их применение. М.: Энергоатомиздат. 1998.
5.Тарасов И.Е. Разработка цифровых устройств на основе ПЛИС XILINX с применением языка VHDL. М.: Горячая линияТелеком. 2005.
6.Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ. 2000.
7.The Programmable Logic Data Book. Xilinx Inc. 1999.
22