- •СОДЕРЖАНИЕ
- •ВВЕДЕНИЕ
- •НАЧАЛЬНЫЕ СВЕДЕНИЯ О ПЛИС
- •Интегральные схемы типа FPGA
- •Перестраиваемый логический блок
- •Генераторы логических функций
- •Триггер
- •Блоки ввода/вывода сигналов
- •Программируемые соединения
- •Динамические параметры конфигурируемого логического блока
- •ОРГАНЫ УПРАВЛЕНИЯ УНИВЕРСАЛЬНОГО ЛАБОРАТОРНОГО СТЕНДА
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ ОДНОВЫХОДНОЙ КОМБИНАЦИОННОЙ СХЕМЫ
- •СИНТЕЗ КОМБИНАЦИОННЫХ МНОГОВЫХОДНЫХ СХЕМ
- •Реализация булевых функций с помощью постоянного запоминающего устройства
- •ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНХРОННЫЕ ТРИГГЕРЫ СО СТАТИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •СИНХРОННЫЕ ДВУХСТУПЕНЧАТЫЕ ТРИГГЕРЫ
- •СИНХРОННЫЕ ТРИГГЕРЫ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •УСЛОВНОЕ ГРАФИЧЕСКОЕ ОБОЗНАЧЕНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ
- •ПРОЕКТИРОВАНИЕ СИНХРОННЫХ ДВУХСТУПЕНЧАТЫХ ТРИГГЕРОВ
- •ПОСТРОЕНИЕ СИНХРОННЫХ ТРИГГЕРОВ С ДИНАМИЧЕСКИМ УПРАВЛЕНИЕМ ЗАПИСЬЮ
- •ПРОЕКТИРОВАНИЕ ТРИГГЕРНЫХ СХЕМ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •СИНТЕЗ СИНХРОННЫХ СЧЕТЧИКОВ
- •Матрица переходов триггера
- •ПРИМЕР
- •ПРОЕКТИРОВАНИЕ СЧЕТЧИКОВ НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •ПРОЕКТИРОВАНИЕ МНОГОФУНКЦИОНАЛЬНОГО РЕГИСТРА
- •ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ РЕГИСТРОВ
- •ПРОЕКТИРОВАНИЕ РЕГИСТРА НА VHDL
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •ВВЕДЕНИЕ
- •Статические и динамические состязания сигналов
- •Функциональные и логические состязания сигналов
- •Синтез схем, свободных от логических состязаний
- •Анализ комбинационных схем с целью выявления состязаний
- •СОСТЯЗАНИЯ СИГНАЛОВ В ПОСЛЕДОВАТЕЛЬНОСТНЫХ СХЕМАХ
- •Последовательностные схемы
- •Условия надежного функционирования асинхронной схемы
- •Критические состязания
- •Существенные состязания
- •Анализ асинхронных последовательностных схем
- •Устранение критических состязаний
- •ЭКСПЕРИМЕНТАЛЬНОЕ ИССЛЕДОВАНИЕ СОСТЯЗАНИЙ СИГНАЛОВ
- •ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ
- •ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ
- •ОТЧЕТ ПО РАБОТЕ
- •Список литературы
- •Логические элементы
- •Мультиплексоры
- •Описание цифрового осциллографа
- •Запуск и настройка осциллографа
- •Настройка изображения сигнала на экране осциллографа
- •Получение устойчивого изображения сигнала
- •Выбор цены деления по оси Х и Y
- •Выбор фронта сигнала по входу Х осциллографа
- •Измерение временных интервалов (измерение задержек)
3)синтез комбинационной схемы, свободной от статических
илогических состязаний, и саму схему;
4)асинхронную последовательностную схему, построенную по уравнениям заданным в варианте;
5)ленту для последовательностной схемы;
6)синтез последовательностной схемы, свободной от состязаний, и саму схему;
7)схему исследования асинхронных последовательностных схем с использованием макроэлементов стенда и осциллографа.
Список литературы
1.Ковригин Б.Н. Триггерные схемы. Ч. 2. Синтез и анализ.
М.: МИФИ, 1977.
2.Ангер С. Асинхронные последовательностные схемы. М.:
Наука, 1977.
3.Фридман А., Менон П. Теория и проектирование переключательных схем. М.: Мир, 1978.
4.Миллер Р. Теория переключательных схем. Т. 2. Последовательностные схемы и машины. М.: Наука, 1971.
5.Мак-Класки Э. Дж. Переходные процессы в комбинационных логических схемах. В кн.: Методы введения избыточности для вычислительных систем. / Под ред. Пугачева В.С. М.: Сов. радио, 1966.
179
Приложение 1
БИБЛИОТЕЧНЫЕ ЭЛЕМЕНТЫ СХЕМНОГО РЕДАКТОРА
Данное приложение содержит краткие сведения по тем функциональным группам библиотечных элементов, которые используются при выполнении лабораторного практикума по курсу «Схемотехника ЭВМ».
Логические элементы
Расшифровка обозначений элементов этой группы достаточно проста, поскольку тип элемента явно указан в его названии, а число обозначает количество входов. Кроме того, у элементов некоторые входы могут быть проинвертированы, что отмечается символом B в обозначении элемента. Пример соглашения, принятого для обозначения логических элементов, приведен на рис. П1.1.
|
|
Рис. П1.1. Обозначение логических |
Рис. П1.2. Условное графическое |
элементов |
обозначение инвертора |
Инвертор НЕ (INV)
Условное графическое обозначение инвертора приведено на рис. П1.2.
180
Элементы И (AND)
Условные графические обозначения элементов AND приведены на рис. П1.3. Элементы AND до 5 входов включительно являются базовыми элементами и могут иметь инверсные входы в любой комбинации (см. рис. П1.3).
Элементы AND с числом входов от 6 до 9 не имеют инверсных входов и являются макроэлементами.
Рис. П1.3. Условное графическое обозначение элементов AND
Элементы ИЛИ (OR)
Условные графические обозначения элементов OR приведены на рис. П1.4. Элементы OR до 5 входов включительно являются базовыми элементами и могут иметь инверсные входы в любой комбинации (см. рис. П1.4).
Элементы OR с числом входов от 6 до 9 не имеют инверсных входов и являются макроэлементами.
181
Рис. П1.4. Условное графическое обозначение элементов OR
Элементы ИНЕ (NAND)
Условные графические обозначения элементов NAND приведены на рис. П1.5. Элементы NAND до 5 входов включительно являются базовыми элементами и могут иметь инверсные входы в любой комбинации.
Рис. П1.5. Условное графическое обозначение элементов NAND
Элементы ИЛИ-НЕ (NOR)
Условные графические обозначения элементов NOR приведены на рис. П1.6. Элементы NOR до 5 входов включительно являются
182
базовыми элементами и могут иметь инверсные входы в любой комбинации (см. рис. П1.6).
Элементы NOR с числом входов от 6 до 9 не имеют инверсных входов и являются макроэлементами.
Рис. П1.6. Условное графическое обозначение элементов NOR
Элементы 2-2И-2ИЛИ (SOP4)
Условные графические обозначения элементов SOP4 приведены на рис. П1.7. Элементы SOP4 являются макроэлементами и могут иметь инверсные входы в любой комбинации (см. рис. П1.7).
Рис. П1.7. Условное графическое обозначение элементов SOP4
183
Элементы 1-2И-2ИЛИ (SOP3)
Условные графические обозначения элементов SOP3 приведены на рис. П1.8. Элементы SOP3 являются макроэлементами и могут иметь инверсные входы в любой комбинации (см. рис. П1.8).
Рис. П1.8. Условное графическое обозначение элементов SOP3
ЭлементыИСКЛЮЧАЮЩЕЕИЛИ(XOR)
иИСКЛЮЧАЮЩЕЕИЛИ-НЕ(XNOR)
Вбиблиотеке элементы “Исключающее ИЛИ” (сложение по модулю 2, XOR) и элементы “Исключающее ИЛИ-НЕ” (логическая равнозначность, XNOR) имеют число входов от 2 до 9.
Условное графическое обозначение элементов XOR2, XNOR2 с двумя входами приведено на рис. П1.9, а их таблица истинности представлена табл. П1.1.
Рис. П1.9. Условное графическое обозначение элементов XOR2 и XNOR2
|
|
|
|
Таблица П1.1 |
|
|
|
Таблица истинности элементов XOR2, XNOR2 |
|||
|
|
|
|
|
|
|
Входы |
Выход элемента XOR |
Выход элемента XNOR |
|
|
|
|
|
|
|
|
I0 |
|
I1 |
Q |
Q |
|
|
|
|
|
|
|
0 |
|
0 |
0 |
1 |
|
|
|
|
|
|
|
0 |
|
1 |
1 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
|
0 |
1 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
|
1 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
184 |
|
|