ния мультиплексоров 3 и 4 или поступает непосредственно в систему коммутации FPGA по входным линиям I1 и I2, или же фиксируется триггером и с его выхода передается в эти линии. Для обеспечения временного сдвига входного сигнала относительно фронта синхросигнала, гарантирующего надежный прием сигнала во внутренний триггер, в цепь входного сигнала может включаться специальная схема задержки. Входной буфер может конфигурироваться для приема входных сигналов с пороговым значением ТТЛ (1,2 В) или КМОП (0,5 Ucc).
Программируемые соединения
Как показано на рис. 1.5, логические блоки в ПЛИС FPGA окружены системой каналов, которые состоят из совокупности металлических сегментов («проводов»), соединяемых друг с другом программируемым элементом связи (ключом). Трассировочные каналы вокруг CLB состоят из трех типов соединительных проводов: одинарной длины, двойной длины и длинные сегменты, пересекающие кристалл по всей его длине или ширине. Кружками на рис. 1.5 отмечены программируемые точки связи.
На пересечении каждого вертикального и горизонтального каналов находится матрица программируемых переключателей (PSM, Programmable Switching Matrix).
Линии одинарной длины осуществляют соединения соседних или близлежащих CLB. Линии двойной длины огибают переключательные блоки PSM, соседние по отношению к данному, и проходят к следующим, чем облегчается установление более длинных связей. Три длинные линии, пересекающие весь кристалл по длине (ширине), предназначены на передачу сигналов на большие расстояния и при большой нагрузке.
Выводы логических блоков (CLB) пересекают горизонтальные и вертикальные каналы трассировки, проходящие непосредственно около них, и могут программируемыми элементами связи (ключами) подключаться к линиям каналов. Дальнейшее направление сигналов в нужные цепи осуществляется матрицей программируемых переключателей.
14
Рис. 1.5. Упрощенная система коммутации ПЛИС FPGA
В матрице программируемых переключателей (рис. 1.6) пересекаются вертикальные и горизонтальные линии связи, и в каждом пересечении имеется цепь из 6 транзисторов для установления того или иного соединения. Сигнал, поступающий в матрицу переключателей по какой-либо линии (например, горизонтальной), может быть направлен вверх, вниз или прямо в зависимости от того, какой транзистор будет открыт при конфигурировании FPGA. Возможна и одновременная передача сигнала по нескольким направлениям, если требуется его разветвление.
Хотя матрица программируемых переключателей является необходимым компонентом, но за его использование приходится платить: при каждом прохождении сигналов через такую матрицу вносится небольшая задержка. Поэтому программа компоновки ищет не только возможные размещения логических блоков и какую-то комбинацию соединений, которые будут работать. Программа
15
«размещения и трассировки» затрачивает много времени, пытаясь оптимизировать характеристики устройства путем нахождения такого размещения, которое позволило бы сделать соединения короткими, и только после этого осуществляет реализацию самих соединений.
Рис. 1.6. Матрица программируемых переключателей PSM
Транзисторный ключ, управляемый триггером памяти конфигурации, показан на рис. 1.7. Ключевой транзистор Т2 замыкает или размыкает участок аb в зависимости от состояния триггера, выход которого подключен к затвору транзистора Т2. При программировании на линию выборки подается высокий потенциал, и транзистор Т1 включается. С линии записи-чтения подается сигнал, устанавливающий триггер в состояние логической "1" или "0". В рабочем режиме транзистор Т1 заперт, триггер сохраняет неизменное состояние. Так как от триггера памяти конфигурации высокое быстродействие не требуется, он проектируется с оптимизацией по параметрам компактности и максимальной устойчивости стабильных состояний. Помехи в несколько вольт для такого триггера не влияют на его состояние.
16
Рис. 1.7. Схема ключевого транзистора, управляемого триггером памяти конфигурации
Триггеры памяти конфигурации распределены по всему кристаллу СБИС вперемешку с элементами схемы, которые они конфигурируют. Загрузка соответствующих данных в память конфигурации программирует ПЛИС. Процесс оперативного программирования может производиться неограниченное число раз. В ПЛИС FPGA с триггерной памятью конфигурация разрушается при каждом выключении питания. При включении питания необходим
процесс программирования (инициализации, конфигурирования)
схемы — загрузка данных конфигурации.
Обобщая представленную вводную информацию, можно еще раз отметить основные особенности ПЛИС:
возможность быстрого изменения принципиальной электрической схемы устройства на стадии проектирования, в том числе с использованием языков описания аппаратуры (HDL);
малое время цикла «редактирование схемы — программирование ПЛИС — тестирование» при полном отсутствии какихлибо монтажных работ и материальных затрат;
поддержка внутри одного кристалла практически всего спектра современных технических решений в области цифровой электроники с гарантированными временными характеристиками;
относительно дешевые (в том числе и бесплатные) средства сквозной разработки, работающие на платформе ПК под управле-
17