4.2 Иерархическая разработка

Иерархические блоки и подсхемы используются для организации функционально связанных частей разработки в удобные узлы. Иерархия Multisim функционально позволяет вам построить иерархию взаимосвязанных схем, увеличивающую возможность повторного использования схемы вашей разработки и гарантирующую согласованность внутри группы разработчиков. Например, вы можете построить библиотеку совместно используемых схем, хранимую в центре. Эти схемы могут, в свою очередь, быть включены в другие, более сложные схемы, которые могут быть использованы для создания совершенно другого уровня разработки схем. Поскольку взаимосвязанные схемы скомпонованы вместе и обновляются автоматически вы можете быть уверены, что усовершенствования, внесенные в одну схему, будут перенесены во все связанные с ней схемы. Это позволяет вам, например, делить сложный проект на более мелкие, взаимосвязанные схемы, над которыми будут работать отдельные группы.

Иерархические блоки и подсхемы похожи, исключая то, что подсхемы хранятся вместе с основной схемой, а иерархические блоки в отдельных файлах схемы, на которые ссылается основной файл. Метод соединения одинаков для тех и других, используется HB/SC Connector. Подсхемы легче обслуживать, поскольку они не могут неожиданно отделиться от схемы, которая ссылается на них. Иерархические блоки полезны при многократном использовании вложенных схем во множестве разработок или при делении работы, когда много разработчиков участвует в одном проекте.

При использовании иерархических блоков «блок» остается отдельным схемным файлом, который можно редактировать. Соединение между блоками и схемой, в которую он помещен, это активная связь: если вы поместили содержимое схемы А, как блок схемы В, вы можете открыть схему А отдельно, сделать любые необходимые изменения и эти изменения отобразятся в схеме В, когда вы откроете ее в следующий раз, как и в любых других схемах, где используется схема А.

4.2.1 Вложенные схемы

Когда схемный файл открывается или создается в Multisim, по определению он становится схемой верхнего уровня текущей разработки. Все схемы могут ссылаться на другие, дополнительные (подсхемы) или связанные (иерархический блок) вложенные схемы, что происходит, как построение блоков, управляющих сложностью схемы. Вдобавок, любая схема (вложенная или иная) может иметь множество страниц для облегчения понимания и распечатки. Закладка Hierarchy на инструментальной панели Design отображает графический вид открытых разработок.

Если какая-то вложенная схема используется более одного раза в разработке, она появится более одного раза в обзоре иерархии и будет более одной закладки в основной рабочей области. Каждое появление — это образец, используемый этой вложенной схемой. Используемые образцы идентифицируются по пути, формируемому именами ссылок, позволяющими добраться до них. В простом примере выше есть два пути добраться до «sub»: один через ссылку X1 в Circuit1 и другой через ссылку X2.

Есть одно существенное исключение (назначение RefDes), исправления, сделанные в одном используемом образце, отразятся на всех остальных (поскольку это, в сущности, одна и та же схема, которая была изменена). Разные виды поддерживают каждый используемый образец так, чтобы симуляция смогла различать их. Так, если пробник (см. «Измерительные пробники») связан с сетью IO1 в образце X1 подсхемы, он покажет иное напряжение, чем если бы он был связан с той же сетью в образце X2.

4.2.2 Нумерация компонентов во вложенных схемах

Каждая часть разработки имеет уникальный ссылочный указатель (RefDes), такой как R5, U2 и т.д. RefDes назначается по умолчанию при размещении компонента присваиванием одной буквы типичной для типа элемента (R для резисторов, C для конденсаторов и т.д.) с последующим наивысшим возможным числом. Вы можете редактировать это произвольным образом, но так, чтобы сохранялась уникальность обозначения во всей разработке. В случае многосекционных элементов RefDes будет также включать идентификатор секции.

Назначенный элементу RefDes хранится в схеме высшего уровня, а не во вложенных схемах. Это происходит оттого, что та же вложенная схема может появляться неоднократно в разработке. Если бы указатель ассоциировался со вложенной схемой, тогда появился бы дубликат RefDes. Чтобы избежать этого, только схема высшего уровня связывает RefDes с каждой частью используемого образца. Таким образом, иерархический блок, открытый через схему верхнего уровня «circuit 1», будет иметь те же самые компоненты, что и в иерархическом блоке, открытом через схему верхнего уровня « circuit 2», но они будут иметь разные ссылочные указатели (RefDes).

две земляные сети).

Предостережение: Если вы хотите сохранить аналоговую и цифровую земли раздельными в процессе разводки платы, удостоверьтесь до экспортирования вашей схемы в Ultiboard, что флажок Connect digital ground to analog ground на закладке PCB

диалогового окна Sheet Properties сброшен. См. также «Закладка PCB диалогового окна свойств листа» и «Трансляция из Multisim в Ultiboard для разводки платы».

Компоненты, подобные VCC, VDD и т.д., использующие символ «T», или компонент GND, который использует символ треугольника, могут быть переименованы, как нужно. Когда провод соединяется с таким компонентом, имя его сети автоматически меняется на имя компонента. Например, на диаграмме выше VCC было помещено и переименовано в «питание» двойным щелчком по компоненту и изменением RefDes на «питание». Имя сети автоматически изменилось на «питание» для соответствия новому RefDes компонента.

Сети созданные таким образом могут становится доступны на всех страницах многостраничной схемы без необходимости использования Off-Page Connectors (вне страничные соединители. Примечание: следует быть осторожным или не использовать кириллицу в названиях). Если символ помещен во вложенную схему ( SC или HB, подсхема или иерархический блок), присоединенная сеть переименовывается, чтобы стать сетью верхнего уровня, и присоединяет любые другие сети верхнего уровня с тем же именем. Например, если есть сеть с именем «питание» в подсхеме со ссылкой от X1 схемы верхнего уровня, как првило, имя будет переписано в сеть «X1.питание». Этим достигается уникальность сети среди всех других с имененм «питание» на верхнем уровне или среди вложенных схем разработки (равно и других используемых образцов той же подсхемы). Однако, помещая «T» компонент, переименованный в «питание», и затем добавляя провод к нему, мы получим в результате, что сеть будет просто названа «питание». Это создает ситуацию виртуального соединения между всеми такими сетями, названными «питание». Следовательно, это механизм, которым сети могут быть декларированы, как сети наивысшего пространства имен, даже будучи глубоко «зарыты» во вложенные схемы.