- •Общие сведения о эвм
- •Этапы развития эвм
- •1.2 Характеристики эвм
- •1.3 Классификация средств эвт
- •1.4 Структуры эвм
- •1.4.1 Обобщенная структура эвм
- •1.4.2 Структура эвм на основе общей шины
- •Структура эвм на основе множества шин
- •1.5 Контрольные вопросы
- •Архитектура классической эвм
- •Принцип программного управления
- •Принцип хранимой в памяти программы
- •Обобщенный формат команд
- •Способы адресации команд
- •Процессоры с принудительным порядком выполнения команд
- •Процессоры с естественной адресацией команд Упрощенная структура процессора с естественной адресацией команд приведена на рисунке 2.2.
- •2.5 Способы адресации операндов
- •Прямая адресация
- •2.5.2 Регистровая адресация
- •Косвенная адресация
- •Непосредственная адресация
- •Неявная адресация
- •Относительная (базовая) адресация
- •Индексная (автоинкрементная или автодекрементная) адресация
- •2.6 Контрольные вопросы
- •3. Запоминающие устройства эвм
- •3.1 Основные понятия
- •Классификация зу
- •3.3 Озу с произвольным доступом
- •3.4 Организация микросхем sram
- •3.5 Организация динамической памяти
- •3.6 Особенности микросхем синхронной динамической памяти
- •Основные характеристики зу
- •3.8 Озу магазинного типа (стековая память)
- •Ассоциативные зу
- •3.10 Контрольные вопросы
- •4.1 Обобщенные структуры процессоров с непосредственными и магистральными связями
- •4.2 Декомпозиция процессора на уа и оу
- •4.3 Арифметико- логические устройства
- •4.3.1 Классификация арифметико-логических устройств
- •4.3.2 Алу для сложения и вычитания чисел с фиксированной запятой
- •4.3.3 Алу для умножения двоичных чисел
- •4.3.4 Методы ускорения умножения
- •4.3.5 Особенности операций десятичной арифметики
- •4.3.6 Операции над числами с плавающей запятой
- •4.4 Устройства управления
- •4.4.1 Классификация уу
- •4.4.2 Аппаратные уу
- •4.4.3 Микропрограммные уу
- •4.5. Структурно - функциональная организация классического процессора
- •4.6 Рабочий цикл процессора
- •4.7 Понятие о слове состояния процессора
- •4.8 Процедура выполнения команд перехода (условного и безусловного)
- •4.9 Процедура выполнения команд вызова подпрограмм
- •4.10 Контрольные вопросы
- •Системы прерывания программ
- •5.1 Общие сведения
- •5.2 Характеристики систем прерываний
- •5.3 Схема выполнения процедуры прерывания
- •5.4 Способы реализации систем прерываний
- •5.4.1 Схема прерывания с опросом по вектору
- •5.4.2 Прерывания с программно - управляемым приоритетом
- •5.5 Контрольные вопросы
- •6. Организация ввода-вывода
- •6.1 Общие сведения о вводе-выводе в эвм
- •6.2 Основные способы ввода-вывода
- •6.2.1 Программно - управляемый ввод - вывод
- •6.2.2 Ввод - вывод с прерыванием программы
- •6.2.3 Ввод - вывод в режиме пдп
- •6.3 Интерфейсы
- •6.3.1 Характеристики интерфейсов
- •6.3.2 Шины интерфейсов ввода-вывода
- •6.3.2.1 Синхронные шины
- •6.3.2.2 Асинхронные шины
- •6.4 Контрольные вопросы
- •7. Организация памяти эвм с магистральной архитектурой
- •7.1 Организация адресного пространства памяти и ввода-вывода. Изолированная и совмещенная адресные пространства
- •7.1.1 Изолированное адресное пространство памяти и ввода- вывода
- •7.1.2. Совмещенное адресное пространство памяти и ввода- вывода
- •7.2 Организация пзу. Проектирование памяти эвм
- •7.3 Построение оперативной памяти на микросхемах статического типа
- •7.4 Построение оперативной памяти на микросхемах dram
- •7.5 Память с чередованием адресов
- •7.6 Регенерация динамической памяти
- •Кэш прямого отображения
- •7.7.2 Наборно- ассоциативный кэш
- •Контрольные вопросы
- •8 Организация пк
- •8.1 Структурная схема системной платы эвм ibm pc/at 286
- •8.1.1 Система шин системной платы эвм ibm pc/at 286
- •8.1.2 Состав и назначение основных устройств системной платы эвм ibm pc/at 286
- •8.1.2.1 Назначение и характеристики процессора и сопроцессора
- •8.1.2.2 Назначение и характеристики генераторов тактовых сигналов
- •8.1.2.3 Назначение шинных формирователей
- •8.1.2.4 Формирование управляющих сигналов и работа подсистемы памяти
- •8.1.2.5 Назначение и характеристики периферийных устройств системной платы
- •8.1.2.6 Назначение пзу bios
- •8.1.3 Шина isa
- •8.1.3.1 Особенности шины isa
- •8.1.3.2 Основные сигналы шины isa
- •8.1.3.3 Шинные циклы магистрали isa
- •8.1.3.4 Электрические и конструктивные характеристики шины isa
- •8.1.3.5 Конвейеризация шины
- •8.2 Структурная схема системной платы эвм ibm pc/at Pentium
- •8.2.1 Локальные шины ввода -вывода
- •8.2.2 Состав и назначение основных устройств системной платы эвм ibm pc/at Pentium
- •8.3 Основные сигналы шинного интерфейса процессора Pentium
- •8.4 Организация шины pci
- •8.4.1 Общая характеристика шины pci
- •8.4.2 Основные сигналы шины
- •8.4.3 Протокол шины pci
- •8.5 Контрольные вопросы
- •Библиографический список
Структура эвм на основе множества шин
По такому принципу построены современные компьютеры. На рисунке 1.3. показана 2-х шинная структура ЭВМ, в которой выделена одна шина для памяти, а вторая шина используется для подключения устройств ввода- вывода.
1.3 - Структура ЭВМ на основе множества шин
Поскольку общая шина может работать на частоте самого медленного устройства, подключённого к ней, а память и периферийные устройства значительно отличаются скоростными характеристиками (быстродействие памяти намного выше быстродействия УВВ и ВЗУ), поэтому разделение шин является логичным. При 2-х шинной организации низкоскоростные устройства не ограничивают скорость обмена высокоскоростных устройств, при этом шина памяти должна обладать более высокой пропускной способностью, чем шина ввода- вывода.
В некоторых компьютерах число шин достигает трех и даже более, причем они образуют иерархию. Одна шина выделяется для низкоскоростных устройств типа принтеров, модемов, другая шина, более скоростная, для высокоскоростных периферийных устройств типа магнитных и оптических дисков, графических адаптеров, и третья шина, наиболее быстродействующая, используется для взаимодействия процессора с памятью. На вершине иерархии находится шина памяти, к которой через блок сопряжения (мост) подключают высокоскоростную периферийную шину, к которой, в свою очередь, через другой мост подключают шину ввода-вывода. Подобную архитектуру ЭВМ называют мезанинной (т.е. с надстройкой). Она характерна для большинства современных ЭВМ, в том числе и компьютеров на основе процессоров Pentium.
В больших машинах для организации ввода - вывода используются специализированные процессоры, которые часто называют каналами ввода-вывода (см. рисунок 1.4).
Рисунок 1.4.- Структура ЭВМ на основе каналов ввода-вывода
Каналы получают команды и параметры ввода- вывода от центрального процессора, после чего работают с периферийными устройствами самостоятельно. Процессор в это время может выполнять программы пользователя, обращаясь к памяти по высокоскоростной шине. Таким образом, достигается параллельная работа процессора и периферийных устройств. Каналы ввода-вывода имеют собственные шины для подключения к основной памяти. При такой организации ЭВМ ОП должна быть либо многовходовой, либо иметь необходимые коммутаторы для подключения множества устройств.
В многомашинных и многопроцессорных системах применяют другие более высокоскоростные коммуникационные схемы для объединения процессоров, памяти и периферии.
1.5 Контрольные вопросы
Назовите основные этапы развития ЭВМ.
По каким признакам различают поколения ЭВМ?
Дайте определения быстродействия и производительности ЭВМ.
Расшифруйте термины MIPS и MFLOPS.
Какое назначение ОП и УВВ в ЭВМ?
По каким признакам классифицируются ЭВМ?
В чем различие структур ЭВМ на основе множества шин и общей шины?
В чем различие структур ЭВМ на основе множества шин и каналов ввода-вывода?
Каково назначение процессора в ЭВМ?
Перечислите достоинства ЭВМ на основе множества шин.
Недостатки ЭВМ на основе общей шины?