- •Общие сведения о эвм
- •Этапы развития эвм
- •1.2 Характеристики эвм
- •1.3 Классификация средств эвт
- •1.4 Структуры эвм
- •1.4.1 Обобщенная структура эвм
- •1.4.2 Структура эвм на основе общей шины
- •Структура эвм на основе множества шин
- •1.5 Контрольные вопросы
- •Архитектура классической эвм
- •Принцип программного управления
- •Принцип хранимой в памяти программы
- •Обобщенный формат команд
- •Способы адресации команд
- •Процессоры с принудительным порядком выполнения команд
- •Процессоры с естественной адресацией команд Упрощенная структура процессора с естественной адресацией команд приведена на рисунке 2.2.
- •2.5 Способы адресации операндов
- •Прямая адресация
- •2.5.2 Регистровая адресация
- •Косвенная адресация
- •Непосредственная адресация
- •Неявная адресация
- •Относительная (базовая) адресация
- •Индексная (автоинкрементная или автодекрементная) адресация
- •2.6 Контрольные вопросы
- •3. Запоминающие устройства эвм
- •3.1 Основные понятия
- •Классификация зу
- •3.3 Озу с произвольным доступом
- •3.4 Организация микросхем sram
- •3.5 Организация динамической памяти
- •3.6 Особенности микросхем синхронной динамической памяти
- •Основные характеристики зу
- •3.8 Озу магазинного типа (стековая память)
- •Ассоциативные зу
- •3.10 Контрольные вопросы
- •4.1 Обобщенные структуры процессоров с непосредственными и магистральными связями
- •4.2 Декомпозиция процессора на уа и оу
- •4.3 Арифметико- логические устройства
- •4.3.1 Классификация арифметико-логических устройств
- •4.3.2 Алу для сложения и вычитания чисел с фиксированной запятой
- •4.3.3 Алу для умножения двоичных чисел
- •4.3.4 Методы ускорения умножения
- •4.3.5 Особенности операций десятичной арифметики
- •4.3.6 Операции над числами с плавающей запятой
- •4.4 Устройства управления
- •4.4.1 Классификация уу
- •4.4.2 Аппаратные уу
- •4.4.3 Микропрограммные уу
- •4.5. Структурно - функциональная организация классического процессора
- •4.6 Рабочий цикл процессора
- •4.7 Понятие о слове состояния процессора
- •4.8 Процедура выполнения команд перехода (условного и безусловного)
- •4.9 Процедура выполнения команд вызова подпрограмм
- •4.10 Контрольные вопросы
- •Системы прерывания программ
- •5.1 Общие сведения
- •5.2 Характеристики систем прерываний
- •5.3 Схема выполнения процедуры прерывания
- •5.4 Способы реализации систем прерываний
- •5.4.1 Схема прерывания с опросом по вектору
- •5.4.2 Прерывания с программно - управляемым приоритетом
- •5.5 Контрольные вопросы
- •6. Организация ввода-вывода
- •6.1 Общие сведения о вводе-выводе в эвм
- •6.2 Основные способы ввода-вывода
- •6.2.1 Программно - управляемый ввод - вывод
- •6.2.2 Ввод - вывод с прерыванием программы
- •6.2.3 Ввод - вывод в режиме пдп
- •6.3 Интерфейсы
- •6.3.1 Характеристики интерфейсов
- •6.3.2 Шины интерфейсов ввода-вывода
- •6.3.2.1 Синхронные шины
- •6.3.2.2 Асинхронные шины
- •6.4 Контрольные вопросы
- •7. Организация памяти эвм с магистральной архитектурой
- •7.1 Организация адресного пространства памяти и ввода-вывода. Изолированная и совмещенная адресные пространства
- •7.1.1 Изолированное адресное пространство памяти и ввода- вывода
- •7.1.2. Совмещенное адресное пространство памяти и ввода- вывода
- •7.2 Организация пзу. Проектирование памяти эвм
- •7.3 Построение оперативной памяти на микросхемах статического типа
- •7.4 Построение оперативной памяти на микросхемах dram
- •7.5 Память с чередованием адресов
- •7.6 Регенерация динамической памяти
- •Кэш прямого отображения
- •7.7.2 Наборно- ассоциативный кэш
- •Контрольные вопросы
- •8 Организация пк
- •8.1 Структурная схема системной платы эвм ibm pc/at 286
- •8.1.1 Система шин системной платы эвм ibm pc/at 286
- •8.1.2 Состав и назначение основных устройств системной платы эвм ibm pc/at 286
- •8.1.2.1 Назначение и характеристики процессора и сопроцессора
- •8.1.2.2 Назначение и характеристики генераторов тактовых сигналов
- •8.1.2.3 Назначение шинных формирователей
- •8.1.2.4 Формирование управляющих сигналов и работа подсистемы памяти
- •8.1.2.5 Назначение и характеристики периферийных устройств системной платы
- •8.1.2.6 Назначение пзу bios
- •8.1.3 Шина isa
- •8.1.3.1 Особенности шины isa
- •8.1.3.2 Основные сигналы шины isa
- •8.1.3.3 Шинные циклы магистрали isa
- •8.1.3.4 Электрические и конструктивные характеристики шины isa
- •8.1.3.5 Конвейеризация шины
- •8.2 Структурная схема системной платы эвм ibm pc/at Pentium
- •8.2.1 Локальные шины ввода -вывода
- •8.2.2 Состав и назначение основных устройств системной платы эвм ibm pc/at Pentium
- •8.3 Основные сигналы шинного интерфейса процессора Pentium
- •8.4 Организация шины pci
- •8.4.1 Общая характеристика шины pci
- •8.4.2 Основные сигналы шины
- •8.4.3 Протокол шины pci
- •8.5 Контрольные вопросы
- •Библиографический список
3.6 Особенности микросхем синхронной динамической памяти
Описанная динамическая память управляется в асинхронном режиме. Она тактируется только управляющими сигналами RAS и CAS и момент готовности микросхемы к обмену информацией с процессором, в общем, не известен. При использовании асинхронной памяти контроллер памяти должен учитывать задержку реакции памяти после ее адресации, конкретную для каждого типа микросхем. Обычно это осуществляется регулировкой длительности стробов RAS и CAS.
Результатом дальнейшего развития технологий DRAM стало создание синхронных DRAM (Synhronous DRAM или SDAM). Они получили это название потому, что процессы чтения – записи данных в них синхронизированы тактовыми сигналами (Сlok- Clk) . Запоминающие элементы в микросхемах SDAM точно такие же, как и в асинхронных DRAM. Однако благодаря синхронизации процессов чтения – записи данных с фронтами тактовых сигналов контроллер памяти “знает” моменты готовности данных. Это позволяет повысить скорость обмена между процессором и памятью при пакетных пересылках и упростить взаимодействие памяти и других устройств ЭВМ. Перечисленные и другие факторы позволяют современным SDRAM работать на тактовой частоте до 400 МГц.
В состав SDRAM включают встроенную схему регенерации, которая содержит счетчик адреса, формирующий адрес строки, требующей регенерации. В типичной SDRAM данные регенерируются по меньшей мере каждые 64 мс. Включение схемы регенерации в состав SDRAM позволяет сохранять их содержимое в “спящем” режиме работы ЭВМ, когда для экономии энергопотребления включенного, но не используемого пользователем компьютера отключается часть его подсистем, при этом память переводится в режим саморегенерации.
Основные характеристики зу
1.Емкость памяти. Является важнейшей характеристикой ЗУ любого типа. Она определяет максимальное количество информации, которое может в ней храниться. Емкость может измеряться в битах, байтах или машинных словах. Наиболее распространенной единицей измерения является байт. При большом размере памяти ее емкость выражают в килобайтах (Кбайт) – 1024 байт, в мегабайтах (Мбайт) – миллион байт (точнее 1024*1024 байт), в гигабайтах (Гбайт) – миллиард байт.
2.Время обращения к памяти. Существует два вида времени обращения к памяти: при чтении и при записи. Их значения могут быть различными из-за того, что процессы чтения и записи отличаются процедурами, которые сопровождают эти операции.
Время обращения при чтении:
,
где tд - время доступа (подготовительное время) - промежуток времени между началом операции обращения и моментом начала процесса чтения;
tчт - продолжительность физического процесса считывания;
tрег - время регенерации (восстановления), если в процессе чтения информации произошло ее разрушение.
Время обращения при записи:
,
где tп - время подготовки, расходуемое на приведение запоминающих элементов в исходном состоянии, если это необходимо;
tзп - время, необходимое для физического изменения состояния запоминающих элементов при записи информации.
3.Цикл памяти. Принимается равным минимально допустимому интервалу между двумя обращениями в память:
.
4. Время ожидания. Данные между памятью и процессором, а точнее, между памятью и КЭШем процессора, пересылаются в виде слов или небольших блоков (пакетов) слов. Скорость и эффективность таких операций заметно отражаются на производительности ЭВМ. С точки зрения производительности память удобно характеризовать двумя параметрами: временем ожидания и пропускной способностью.
Термином время ожидания памяти или латентностъ (latency) определяется время, уходящее на пересылку в память или из памяти одного слова данных. Если данные считываются и записываются пословно, то латентность полностью характеризует производительность памяти. Однако для пакетных операций, в ходе которых пересылаются блоки данных, полное время, уходящее на выполнение операции, зависит от скорости пересылки отдельных слов и размера блока данных. Поэтому при блочной пересылке под временем ожидания подразумевается время пересылки первого слова данных. Обычно это слово пересылается значительно дольше следующих слов блока.
5.Пропускная способность. Пропускную способность памяти можно определять количеством бит или байтов, пересылаемых за одну секунду. При пакетном способе обмена для оценки пропускной способности необходимо знать, сколько времени уходит на пересылку блока данных.
Пропускная способность подсистемы памяти, состоящей из одной или более микросхем, зависит от скорости доступа к хранящимся в памяти данным и от количества параллельно доступных бит. Однако реальная пропускная способность памяти определяется не только её быстродействием. Она зависит и от пропускной способности соединений между памятью и процессором, то есть в наиболее типичном случае от пропускной способности шины. Микросхемы памяти обычно разрабатываются с учетом скорости функционирования шин, пропускная способность которых зависит от количества линий шины данных или, по другому, от ширины шины.