- •Общие сведения о эвм
- •Этапы развития эвм
- •1.2 Характеристики эвм
- •1.3 Классификация средств эвт
- •1.4 Структуры эвм
- •1.4.1 Обобщенная структура эвм
- •1.4.2 Структура эвм на основе общей шины
- •Структура эвм на основе множества шин
- •1.5 Контрольные вопросы
- •Архитектура классической эвм
- •Принцип программного управления
- •Принцип хранимой в памяти программы
- •Обобщенный формат команд
- •Способы адресации команд
- •Процессоры с принудительным порядком выполнения команд
- •Процессоры с естественной адресацией команд Упрощенная структура процессора с естественной адресацией команд приведена на рисунке 2.2.
- •2.5 Способы адресации операндов
- •Прямая адресация
- •2.5.2 Регистровая адресация
- •Косвенная адресация
- •Непосредственная адресация
- •Неявная адресация
- •Относительная (базовая) адресация
- •Индексная (автоинкрементная или автодекрементная) адресация
- •2.6 Контрольные вопросы
- •3. Запоминающие устройства эвм
- •3.1 Основные понятия
- •Классификация зу
- •3.3 Озу с произвольным доступом
- •3.4 Организация микросхем sram
- •3.5 Организация динамической памяти
- •3.6 Особенности микросхем синхронной динамической памяти
- •Основные характеристики зу
- •3.8 Озу магазинного типа (стековая память)
- •Ассоциативные зу
- •3.10 Контрольные вопросы
- •4.1 Обобщенные структуры процессоров с непосредственными и магистральными связями
- •4.2 Декомпозиция процессора на уа и оу
- •4.3 Арифметико- логические устройства
- •4.3.1 Классификация арифметико-логических устройств
- •4.3.2 Алу для сложения и вычитания чисел с фиксированной запятой
- •4.3.3 Алу для умножения двоичных чисел
- •4.3.4 Методы ускорения умножения
- •4.3.5 Особенности операций десятичной арифметики
- •4.3.6 Операции над числами с плавающей запятой
- •4.4 Устройства управления
- •4.4.1 Классификация уу
- •4.4.2 Аппаратные уу
- •4.4.3 Микропрограммные уу
- •4.5. Структурно - функциональная организация классического процессора
- •4.6 Рабочий цикл процессора
- •4.7 Понятие о слове состояния процессора
- •4.8 Процедура выполнения команд перехода (условного и безусловного)
- •4.9 Процедура выполнения команд вызова подпрограмм
- •4.10 Контрольные вопросы
- •Системы прерывания программ
- •5.1 Общие сведения
- •5.2 Характеристики систем прерываний
- •5.3 Схема выполнения процедуры прерывания
- •5.4 Способы реализации систем прерываний
- •5.4.1 Схема прерывания с опросом по вектору
- •5.4.2 Прерывания с программно - управляемым приоритетом
- •5.5 Контрольные вопросы
- •6. Организация ввода-вывода
- •6.1 Общие сведения о вводе-выводе в эвм
- •6.2 Основные способы ввода-вывода
- •6.2.1 Программно - управляемый ввод - вывод
- •6.2.2 Ввод - вывод с прерыванием программы
- •6.2.3 Ввод - вывод в режиме пдп
- •6.3 Интерфейсы
- •6.3.1 Характеристики интерфейсов
- •6.3.2 Шины интерфейсов ввода-вывода
- •6.3.2.1 Синхронные шины
- •6.3.2.2 Асинхронные шины
- •6.4 Контрольные вопросы
- •7. Организация памяти эвм с магистральной архитектурой
- •7.1 Организация адресного пространства памяти и ввода-вывода. Изолированная и совмещенная адресные пространства
- •7.1.1 Изолированное адресное пространство памяти и ввода- вывода
- •7.1.2. Совмещенное адресное пространство памяти и ввода- вывода
- •7.2 Организация пзу. Проектирование памяти эвм
- •7.3 Построение оперативной памяти на микросхемах статического типа
- •7.4 Построение оперативной памяти на микросхемах dram
- •7.5 Память с чередованием адресов
- •7.6 Регенерация динамической памяти
- •Кэш прямого отображения
- •7.7.2 Наборно- ассоциативный кэш
- •Контрольные вопросы
- •8 Организация пк
- •8.1 Структурная схема системной платы эвм ibm pc/at 286
- •8.1.1 Система шин системной платы эвм ibm pc/at 286
- •8.1.2 Состав и назначение основных устройств системной платы эвм ibm pc/at 286
- •8.1.2.1 Назначение и характеристики процессора и сопроцессора
- •8.1.2.2 Назначение и характеристики генераторов тактовых сигналов
- •8.1.2.3 Назначение шинных формирователей
- •8.1.2.4 Формирование управляющих сигналов и работа подсистемы памяти
- •8.1.2.5 Назначение и характеристики периферийных устройств системной платы
- •8.1.2.6 Назначение пзу bios
- •8.1.3 Шина isa
- •8.1.3.1 Особенности шины isa
- •8.1.3.2 Основные сигналы шины isa
- •8.1.3.3 Шинные циклы магистрали isa
- •8.1.3.4 Электрические и конструктивные характеристики шины isa
- •8.1.3.5 Конвейеризация шины
- •8.2 Структурная схема системной платы эвм ibm pc/at Pentium
- •8.2.1 Локальные шины ввода -вывода
- •8.2.2 Состав и назначение основных устройств системной платы эвм ibm pc/at Pentium
- •8.3 Основные сигналы шинного интерфейса процессора Pentium
- •8.4 Организация шины pci
- •8.4.1 Общая характеристика шины pci
- •8.4.2 Основные сигналы шины
- •8.4.3 Протокол шины pci
- •8.5 Контрольные вопросы
- •Библиографический список
8.1.3.5 Конвейеризация шины
Анализ временных диаграмм обмена по шине ISA показывает, что сигналы ША шины ISA используются только в начальной фазе любого шинного цикла. После дешифрации адреса памятью или УВВ, т.е после использования информации об адресе УВВ или ячейки памяти, удержание адреса, используемого в текущем шинном цикле становится ненужным. В то же время, после выдачи адреса на ША в начале любого шинного цикла требуется определенная временная пауза до начала дешифрации адреса из-за задержки распространения сигналов в логических схемах и переходных процессов в линиях шины. Логичным решением, приводящим к повышению скорости обмена по шине, является конвейеризация шины. Под конвейеризацией шины понимается прием установки адреса для следующего шинного цикла в предыдущем шинном цикле. Первоначально (в ЭВМ IBM PC/AT 286) адрес для следующего шинного цикла устанавливался с середины предыдущего. В более поздних версиях используется так называемая “мягкая конвейеризация”, в которой устройства сообщают процессору о своей готовности к приему следующего адреса с помощью сигнала NA# (Next Address- следующий адрес), после появления которого процессор выдает на ША адрес для следующего шинного цикла. Конвейеризация позволяет повысить скорость обмена по шине и производительность ЭВМ в целом благодаря уменьшению количества тактов ожидания, вырабатываемых процессором при неготовности к обмену памяти или УВВ (см. назначение сигнала I/0 СН RDY шины ISA).
8.2 Структурная схема системной платы эвм ibm pc/at Pentium
8.2.1 Локальные шины ввода -вывода
В архитектуре ЭВМ IBM PC/AT 286 шина ISA предназначалась для всех передач между процессором, памятью и УВВ. Такие шины называются системными. Обладая низкой пропускной способностью (тактовая частота шины - 8 МГц) шина ISA стала, по мере повышения быстродействия процессора и ОП, ограничивать производительность системы в целом.
С учетом этого для последующих ЭВМ (PC2, IBM PC/AT 386, IBM PC/AT 486 и др.) были разработаны и использованы другие шины- MCA, EISA, VLB. Обладая большей тактовой частотой и разрядностью ШД, они обеспечивали повышение пропускной способности шины. Тем не менее, требования их совместимости с УВВ, разработанными для предыдущих моделей ЭВМ, и необходимость работы с широким набором устройств, от самых медленных до быстрых (например – клавиатуры и КЭШ-памяти), ограничивали их потенциальные возможности. Кардинальным решением проблемы стал отказ от использования единой шины для всех устройств и переход к набору локальных шин, каждая из которых предназначалась для работы с ограниченным кругом устройств.
Структура системы с такой организацией шин приведена на рисунке 8.5.
В дополнение к имеющимся в ЭВМ IBM PC/AT 286 четырем шинам в Pentium- системах введена шина PCI (Peripheral Component Interconnect- соединение периферийных компонентов). Шина предназначена для обмена с высокоскоростными устройствами ввода-вывода. В ней используется мультиплексированная шина адреса- данных и шина управления.
Проблема организации высокоскоростного обмена между ОП и процессором решена благодаря подключению ОП непосредственно к шине процессора. Все некритичные к скорости обмена периферийные устройства взаимодействуют с процессором, используя шину ISA.
Рисунок 8.5 - Структура системной платы ЭВМ типа IBM PC/AT- Pentium