3. Индексная (автоинкрементная или автодекрементная) адресация

При обработке больших массивов данных, выбираемых последовательно друг за другом, нет смысла каждый раз обращаться в память за новым адресом. Для этого достаточно автоматически менять содержимое специального регистра, называемого индексным. Индексный регистр является косвенным. Его загружают начальным адресом массива при задании параметров программы. Дальнейшая адресация осуществляется путем автоматического добавления или вычитания единицы или шага адреса из содержимого индексного регистра.

В некоторых процессорах применяют более сложную адресацию, которая сочетает индексную и относительную.

Часто в команду с индексной адресацией включают признак, определяющий шаг индексации Т (Т=1,2,4 и т.д.), что позволяет осуществлять адресацию массивов через байт, слово, двойное слово и т.д.

В современных процессорах (например, в Intel 80386 и выше) применяют все возможные сочетания из смещения, индексного адреса, относительного адреса и шага. Например:

- индексная адресация с шагом. Содержимое индексного регистра умножается на шаг и суммируется со смещением- EA=[X]T+D, где Т - величина шага;

Рисунок 2.8 - Формирование адреса операнда при индексной адресации

- базово - индексная адресация EA=[В]+[X];

- базово - индексная адресация с шагом EA=[В]+[X]Т;

- базово - индексная адресация со смещением EA=[В]+[X]+D:

- базово - индексная адресация со смещением и шагом EA=[В]+[X]Т+D.

2.6 Контрольные вопросы

1. Какова структура команды?

2. Какие поля включает команда?

3. Чем определяется длина команды?

4. В чем заключается естественная адресация команд в ЦВМ?

5. В чем заключается принудительная адресация команд в ЦВМ?

6. Перечислите достоинства и недостатки естественной адресации?

7. Перечислите достоинства и недостатки принудительной адресации?

8. Какие существуют способы адресации операндов?

9. Достоинства неявной и регистровой адресации?

10. В чем заключается непосредственная адресация?

11. В чем заключается прямая адресация?

12. Какие преимущества косвенной адресации?

13. Каково назначение относительной адресации?

14. Каково назначение индексной адресации?

15. Что означает базово - индексная адресация с шагом?

16. Что означает базово - индексная адресация со смещением и шагом.

3. Запоминающие устройства эвм

3.1 Основные понятия

Программы и обрабатываемые ими данные хранятся в оперативной памяти компьютера. Для размещения в ОП больших программ необходима память соответствующего объема, при этом скорость выполне­ния программ напрямую зависит от скорости передачи данных между процессо­ром и памятью.

Идеальная память должна обладать высокой скоростью чтения- записи информации, иметь большой объем и быть недорогой. Удовле­творить всем трем требованиям одновременно невозможно. Чем больше память и чем быстрее она работает, тем дороже она стоит.

Обычно память разрабатывается с учетом того, что данные записываются и счи­тываются не только байтами, но и словами. Само понятие длины слова, чаще всего определя­ется как количество бит, сохраняемых или считываемых за одно обращение (шинный цикл) к памяти.

Максимальный размер оперативной памяти, который может использоваться процессором, оп­ределяется разрядностью его шин адреса и данных. Если разрядность шины адреса процессора - n бит, а шины данных - k бит, то максимальный размер памяти составляет 2n k-разрядных слов. За один шинный цикл обращения к памяти в процессор пересылается k бит данных. Поэтому процессор с 16-разрядной шиной адреса, может адресовать память объемом до 216 - 64 К k-разрядных слов, процессор, генерирующий 32-раз­рядные адреса, может использовать память объемом до 232 = 4 Г k-разрядных слов, а для процессоров с 40-разрядными адресами доступна память объемом до 240 = 1 Т единиц памяти.

Кроме шин адреса и данных для обмена информацией процессора и памяти используется шина управления. В простейшем случае она должна содержать линию для управления типом передачи данных: чтение или запись- Чт/Зп (Read/Write# - R/W#), которая часто дополняется линией готовности памяти к обмену (RDY или REDY). Могут использоваться и другие линии, с помощью которых, например, задается количество пересылаемых за один шинный цикл байт данных. Соединение процессора и ОП схематически показано на рисунке 3.1.

Рисунок 3.1- Организация связи ОП с процессором

Чтобы считать данные из ОП, процессор сначала выставляет адрес на шину адреса и устанавливает (с некоторой задержкой) линию R/W# в состояние “Лог. 1”. В ответ память помещает содержимое адресованной ячейки на линии данных и сообщает об этом процессору активизацией сигнала RDY. После получе­ния сигнала RDY k-разрядное слово с шины данных вводится в процессор.

Для того чтобы записать данные в память, процессор выставляет адрес на ША, а данные- на ШД после чего устанавливает линию R/W# в состояние “Лог. 0” (знак # показывает, что активным уровнем сигнала W является “Лог. 0” или низкий уровень), указывая таким образом, что выполняется операция записи в память.

Если в операциях чтения (записи) производится обращение по последовательным ад­ресам ОП, может быть выполнена операция блочной (пакетной) пересылки, при которой за один шинный цикл осуществляется пересылка нескольких (обычно 4-х) k-разрядных слов. При пакетных передачах повышается скорость обмена, при этом можно ограничиться выдачей на ША только адреса первого слова пакета.