- •Общие сведения о эвм
- •Этапы развития эвм
- •1.2 Характеристики эвм
- •1.3 Классификация средств эвт
- •1.4 Структуры эвм
- •1.4.1 Обобщенная структура эвм
- •1.4.2 Структура эвм на основе общей шины
- •Структура эвм на основе множества шин
- •1.5 Контрольные вопросы
- •Архитектура классической эвм
- •Принцип программного управления
- •Принцип хранимой в памяти программы
- •Обобщенный формат команд
- •Способы адресации команд
- •Процессоры с принудительным порядком выполнения команд
- •Процессоры с естественной адресацией команд Упрощенная структура процессора с естественной адресацией команд приведена на рисунке 2.2.
- •2.5 Способы адресации операндов
- •Прямая адресация
- •2.5.2 Регистровая адресация
- •Косвенная адресация
- •Непосредственная адресация
- •Неявная адресация
- •Относительная (базовая) адресация
- •Индексная (автоинкрементная или автодекрементная) адресация
- •2.6 Контрольные вопросы
- •3. Запоминающие устройства эвм
- •3.1 Основные понятия
- •Классификация зу
- •3.3 Озу с произвольным доступом
- •3.4 Организация микросхем sram
- •3.5 Организация динамической памяти
- •3.6 Особенности микросхем синхронной динамической памяти
- •Основные характеристики зу
- •3.8 Озу магазинного типа (стековая память)
- •Ассоциативные зу
- •3.10 Контрольные вопросы
- •4.1 Обобщенные структуры процессоров с непосредственными и магистральными связями
- •4.2 Декомпозиция процессора на уа и оу
- •4.3 Арифметико- логические устройства
- •4.3.1 Классификация арифметико-логических устройств
- •4.3.2 Алу для сложения и вычитания чисел с фиксированной запятой
- •4.3.3 Алу для умножения двоичных чисел
- •4.3.4 Методы ускорения умножения
- •4.3.5 Особенности операций десятичной арифметики
- •4.3.6 Операции над числами с плавающей запятой
- •4.4 Устройства управления
- •4.4.1 Классификация уу
- •4.4.2 Аппаратные уу
- •4.4.3 Микропрограммные уу
- •4.5. Структурно - функциональная организация классического процессора
- •4.6 Рабочий цикл процессора
- •4.7 Понятие о слове состояния процессора
- •4.8 Процедура выполнения команд перехода (условного и безусловного)
- •4.9 Процедура выполнения команд вызова подпрограмм
- •4.10 Контрольные вопросы
- •Системы прерывания программ
- •5.1 Общие сведения
- •5.2 Характеристики систем прерываний
- •5.3 Схема выполнения процедуры прерывания
- •5.4 Способы реализации систем прерываний
- •5.4.1 Схема прерывания с опросом по вектору
- •5.4.2 Прерывания с программно - управляемым приоритетом
- •5.5 Контрольные вопросы
- •6. Организация ввода-вывода
- •6.1 Общие сведения о вводе-выводе в эвм
- •6.2 Основные способы ввода-вывода
- •6.2.1 Программно - управляемый ввод - вывод
- •6.2.2 Ввод - вывод с прерыванием программы
- •6.2.3 Ввод - вывод в режиме пдп
- •6.3 Интерфейсы
- •6.3.1 Характеристики интерфейсов
- •6.3.2 Шины интерфейсов ввода-вывода
- •6.3.2.1 Синхронные шины
- •6.3.2.2 Асинхронные шины
- •6.4 Контрольные вопросы
- •7. Организация памяти эвм с магистральной архитектурой
- •7.1 Организация адресного пространства памяти и ввода-вывода. Изолированная и совмещенная адресные пространства
- •7.1.1 Изолированное адресное пространство памяти и ввода- вывода
- •7.1.2. Совмещенное адресное пространство памяти и ввода- вывода
- •7.2 Организация пзу. Проектирование памяти эвм
- •7.3 Построение оперативной памяти на микросхемах статического типа
- •7.4 Построение оперативной памяти на микросхемах dram
- •7.5 Память с чередованием адресов
- •7.6 Регенерация динамической памяти
- •Кэш прямого отображения
- •7.7.2 Наборно- ассоциативный кэш
- •Контрольные вопросы
- •8 Организация пк
- •8.1 Структурная схема системной платы эвм ibm pc/at 286
- •8.1.1 Система шин системной платы эвм ibm pc/at 286
- •8.1.2 Состав и назначение основных устройств системной платы эвм ibm pc/at 286
- •8.1.2.1 Назначение и характеристики процессора и сопроцессора
- •8.1.2.2 Назначение и характеристики генераторов тактовых сигналов
- •8.1.2.3 Назначение шинных формирователей
- •8.1.2.4 Формирование управляющих сигналов и работа подсистемы памяти
- •8.1.2.5 Назначение и характеристики периферийных устройств системной платы
- •8.1.2.6 Назначение пзу bios
- •8.1.3 Шина isa
- •8.1.3.1 Особенности шины isa
- •8.1.3.2 Основные сигналы шины isa
- •8.1.3.3 Шинные циклы магистрали isa
- •8.1.3.4 Электрические и конструктивные характеристики шины isa
- •8.1.3.5 Конвейеризация шины
- •8.2 Структурная схема системной платы эвм ibm pc/at Pentium
- •8.2.1 Локальные шины ввода -вывода
- •8.2.2 Состав и назначение основных устройств системной платы эвм ibm pc/at Pentium
- •8.3 Основные сигналы шинного интерфейса процессора Pentium
- •8.4 Организация шины pci
- •8.4.1 Общая характеристика шины pci
- •8.4.2 Основные сигналы шины
- •8.4.3 Протокол шины pci
- •8.5 Контрольные вопросы
- •Библиографический список
3.10 Контрольные вопросы
По каким признакам классифицируются запоминающие устройства?
Назначение ВЗУ и СОЗУ?
Назовите признаки ЗУ прямого и последовательного доступов?
Расшифруйте сокращения ПЗУ и ЗУПВ.
Перечислите основные характеристики ЗУ.
Что такое “Цикл памяти”?
Каковы преимущества ЗУ с произвольной выборкой?
Перечислите основные узлы ЗУПВ.
Какова организация стековых ЗУ и где они применяются?
Что общего в работе стековой памяти типов LIFO и FIFO?
В чем заключается принцип действия ассоциативных ЗУ?
4. ПРИНЦИПЫ ОРГАНИЗАЦИИ ПРОЦЕССОРОВ
4.1 Обобщенные структуры процессоров с непосредственными и магистральными связями
Основными функциями процессора являются:
- организация обращений в ОП за командами и операндами;
- дешифрация и выполнение команд;
- инициация работы периферийных устройств;
- обработка внешних сигналов (запросы прерываний, прямого доступа в память и др.), поступающих из устройств машины.
Обобщенная структура процессора с непосредственными связями между его блоками приведена на рисунке 4.1. Такие процессоры имеют потенциально высокое быстродействие, поскольку пропускная способность множества шин велика. Однако большое число шин ограничивают возможность интеграции аппаратуры процессора в кристалл, поэтому они находят применение только в больших ЭВМ.
Р исунок 4.1 - Структура процессора с непосредственными связями
Структура процессора с магистральными связями между его блоками приведена на рисунке 4.2. Взаимодействие между блоками процессора производятся по общей магистрали, пропускная способность которой невелика, что ограничивает скорость передачи данных, и, следовательно, быстродействие процессора. Такая организация используется в большинстве современных микропроцессоров.
Рисунок 4.2 - Структура процессора с магистральными связями
В устройство управления (УУ) входят регистр команд, счетчик команд, дешифратор команд, регистр признаков (флагов), и др.
Арифметико-логическое устройство (АЛУ) предназначается для выполнения преобразований над логическими кодами фиксированной и переменной длины (над битами, байтами, словами), а именно: арифметических операций над числами с фиксированной и плавающей запятой, обработки алфавитно-цифровых слов переменной длины, а также операций преобразования кодов из одной системы счисления в другую и др.
Блок регистров общего назначения (РОН) позволяет увеличить производительность процессора и расширить его функциональные возможности. Обычно местная память имеет небольшой объем (8-16 байт), но выполняется на быстрых регистрах (на элементной базе самого процессора). Для адресации регистров используются укороченные команды, поэтому сокращается длина программ и время их выполнения. Расширение функциональных возможностей осуществляется путем введения в состав РОН базовых и индексных регистров, указателей стека и других регистров, что позволяет увеличить возможности адресации.
Блок связи с оперативной памятью и периферийными устройствами организует обмен с внешними по отношению к процессору устройствами памяти и ввода-вывода. В состав блока входит схема управления прерываниями и прямым доступом в память. Шины адреса (ША), данных (ШД) и управления (ШУ) предназначены для связи процессора с памятью и периферией, причём шина адреса является обычно однонаправленной, шина данных – двунаправленной, а линии в шине управления имеют разную направленность. Например, сигналы управления памятью (Чтение, Запись) и периферией (Ввод, Вывод) имеют направленность от процессора, а сигналы управления процессором (Готовность, Запрос на прерывание, Запрос на прямой доступ к памяти) направлены от внешних по отношению к процессору устройств.
Часто в состав процессора вводят блок контроля и диагностики, который служит для обнаружения и отказов аппаратуры процессора.