- •Общие сведения о эвм
- •Этапы развития эвм
- •1.2 Характеристики эвм
- •1.3 Классификация средств эвт
- •1.4 Структуры эвм
- •1.4.1 Обобщенная структура эвм
- •1.4.2 Структура эвм на основе общей шины
- •Структура эвм на основе множества шин
- •1.5 Контрольные вопросы
- •Архитектура классической эвм
- •Принцип программного управления
- •Принцип хранимой в памяти программы
- •Обобщенный формат команд
- •Способы адресации команд
- •Процессоры с принудительным порядком выполнения команд
- •Процессоры с естественной адресацией команд Упрощенная структура процессора с естественной адресацией команд приведена на рисунке 2.2.
- •2.5 Способы адресации операндов
- •Прямая адресация
- •2.5.2 Регистровая адресация
- •Косвенная адресация
- •Непосредственная адресация
- •Неявная адресация
- •Относительная (базовая) адресация
- •Индексная (автоинкрементная или автодекрементная) адресация
- •2.6 Контрольные вопросы
- •3. Запоминающие устройства эвм
- •3.1 Основные понятия
- •Классификация зу
- •3.3 Озу с произвольным доступом
- •3.4 Организация микросхем sram
- •3.5 Организация динамической памяти
- •3.6 Особенности микросхем синхронной динамической памяти
- •Основные характеристики зу
- •3.8 Озу магазинного типа (стековая память)
- •Ассоциативные зу
- •3.10 Контрольные вопросы
- •4.1 Обобщенные структуры процессоров с непосредственными и магистральными связями
- •4.2 Декомпозиция процессора на уа и оу
- •4.3 Арифметико- логические устройства
- •4.3.1 Классификация арифметико-логических устройств
- •4.3.2 Алу для сложения и вычитания чисел с фиксированной запятой
- •4.3.3 Алу для умножения двоичных чисел
- •4.3.4 Методы ускорения умножения
- •4.3.5 Особенности операций десятичной арифметики
- •4.3.6 Операции над числами с плавающей запятой
- •4.4 Устройства управления
- •4.4.1 Классификация уу
- •4.4.2 Аппаратные уу
- •4.4.3 Микропрограммные уу
- •4.5. Структурно - функциональная организация классического процессора
- •4.6 Рабочий цикл процессора
- •4.7 Понятие о слове состояния процессора
- •4.8 Процедура выполнения команд перехода (условного и безусловного)
- •4.9 Процедура выполнения команд вызова подпрограмм
- •4.10 Контрольные вопросы
- •Системы прерывания программ
- •5.1 Общие сведения
- •5.2 Характеристики систем прерываний
- •5.3 Схема выполнения процедуры прерывания
- •5.4 Способы реализации систем прерываний
- •5.4.1 Схема прерывания с опросом по вектору
- •5.4.2 Прерывания с программно - управляемым приоритетом
- •5.5 Контрольные вопросы
- •6. Организация ввода-вывода
- •6.1 Общие сведения о вводе-выводе в эвм
- •6.2 Основные способы ввода-вывода
- •6.2.1 Программно - управляемый ввод - вывод
- •6.2.2 Ввод - вывод с прерыванием программы
- •6.2.3 Ввод - вывод в режиме пдп
- •6.3 Интерфейсы
- •6.3.1 Характеристики интерфейсов
- •6.3.2 Шины интерфейсов ввода-вывода
- •6.3.2.1 Синхронные шины
- •6.3.2.2 Асинхронные шины
- •6.4 Контрольные вопросы
- •7. Организация памяти эвм с магистральной архитектурой
- •7.1 Организация адресного пространства памяти и ввода-вывода. Изолированная и совмещенная адресные пространства
- •7.1.1 Изолированное адресное пространство памяти и ввода- вывода
- •7.1.2. Совмещенное адресное пространство памяти и ввода- вывода
- •7.2 Организация пзу. Проектирование памяти эвм
- •7.3 Построение оперативной памяти на микросхемах статического типа
- •7.4 Построение оперативной памяти на микросхемах dram
- •7.5 Память с чередованием адресов
- •7.6 Регенерация динамической памяти
- •Кэш прямого отображения
- •7.7.2 Наборно- ассоциативный кэш
- •Контрольные вопросы
- •8 Организация пк
- •8.1 Структурная схема системной платы эвм ibm pc/at 286
- •8.1.1 Система шин системной платы эвм ibm pc/at 286
- •8.1.2 Состав и назначение основных устройств системной платы эвм ibm pc/at 286
- •8.1.2.1 Назначение и характеристики процессора и сопроцессора
- •8.1.2.2 Назначение и характеристики генераторов тактовых сигналов
- •8.1.2.3 Назначение шинных формирователей
- •8.1.2.4 Формирование управляющих сигналов и работа подсистемы памяти
- •8.1.2.5 Назначение и характеристики периферийных устройств системной платы
- •8.1.2.6 Назначение пзу bios
- •8.1.3 Шина isa
- •8.1.3.1 Особенности шины isa
- •8.1.3.2 Основные сигналы шины isa
- •8.1.3.3 Шинные циклы магистрали isa
- •8.1.3.4 Электрические и конструктивные характеристики шины isa
- •8.1.3.5 Конвейеризация шины
- •8.2 Структурная схема системной платы эвм ibm pc/at Pentium
- •8.2.1 Локальные шины ввода -вывода
- •8.2.2 Состав и назначение основных устройств системной платы эвм ibm pc/at Pentium
- •8.3 Основные сигналы шинного интерфейса процессора Pentium
- •8.4 Организация шины pci
- •8.4.1 Общая характеристика шины pci
- •8.4.2 Основные сигналы шины
- •8.4.3 Протокол шины pci
- •8.5 Контрольные вопросы
- •Библиографический список
5.4.1 Схема прерывания с опросом по вектору
В системах, в которых запросы требуют быстрого обслуживания, используется многоуровневые прерывания с опросом по вектору.
Под вектором будем понимать либо начальный адрес, либо идентификатор, связанный с начальным адресом прерывающей программы. Его использование не требует дополнительного опроса источников прерывания для поиска активного из них. Информация о номере запроса вводится с КП на ШД процессора по сигналу ППр (см. рисунок 5.6).
Рисунок 5.6 - Схема прерывания с опросом по вектору
Схема анализа приоритетов САП выделяет запрос с наивысшим приоритетом. Выделенный запрос поступает в блок СФА, представляющий собой шифратор. Он формирует код номера запроса, связанный с адресом ячейки памяти, в которой находится вектор прерывания. По сигналу ППр этот код вводится в процессор через ШД (см. рисунок 5.5).
5.4.2 Прерывания с программно - управляемым приоритетом
В случаях, когда в процессе выполнения программы необходимо изменять приоритеты прерываний, используются схемы прерываний с программно-управляемым приоритетом (см. рисунок 5.7).
Код маски запрещает или разрешает прерывание от соответствующего запроса. Он загружается командой процессора в регистр маски Рг.М и приоритеты прерываний устанавливаются путем программного изменения кода маски. Каждая прерывающая программа может установить свою маску. Pr.M представляется обычно как порт ввода- вывода и загружается командами вывода в порт.
Рисунок 5.7 - Схема прерываний с программно- управляемым приоритетом
5.5 Контрольные вопросы
Что такое прерывание программы?
Дайте определения прерываемой и прерывающей программ.
Перечислите функции, выполняемые системой прерывания.
Перечислите основные характеристики систем прерываний.
Объясните смысл термина “Приоритет прерывания”.
Назовите отличия систем прерывания с абсолютным и относительным приоритетом.
Как реализуются системы прерываний?
В чем суть прерываний с программно-управляемым приоритетом?
Как реализуются схемы прерывания с опросом по вектору?
Перечислите функции КП.
Действия КП после получения от процессора сигнала ППр (INTA)?
Через какую шину вводится в процессор адрес- вектор прерывания?
6. Организация ввода-вывода
6.1 Общие сведения о вводе-выводе в эвм
Ввод-вывод предназначается для связи центра (процессора и ОП) с периферийными устройствами ПУ (УВВ), которые используются либо для хранения больших объемов информации (ВЗУ), либо для ввода в ЭВМ или вывода из нее информации (программ и данных).
Передача информации из ПУ в центр называется операцией ввода, а передача из центра в ПУ - операцией вывода.
От организации системы ввода-вывода в значительной степени зависит общая производительность ЭВМ.
6.2 Основные способы ввода-вывода
Существуют два основных способа ввода-вывода: программный (программно- управляемый) и прямой доступ в память (ПДП).
Программно управляемая передача данных осуществляется при участии и под непосредственным управлением процессора. Данные между памятью и периферийными устройствами пересылаются через процессор.
При вводе- выводе в режиме ПДП процессор не участвует в обмене и либо приостанавливает свою работу на время обмена, либо выполняет параллельно с обменом обработку команд и данных, не требующих обращения к ОШ. Обмен данными между УВВ и ОП осуществляется напрямую, минуя процессор. Ввод-вывод в режиме ПДП является (принципиально) более быстродействующим, нежели программно управляемый.
Программный способ осуществляется либо по прерыванию, либо без прерывания. При вводе-выводе с прерыванием программы инициация ввода-вывода осуществляется сигналом запрос на прерывание от ПУ (см. рисунок 6.1). При вводе-выводе без прерывания его инициация осуществляется текущей командой программы.
Ввод-вывод без прерывания бывает синхронным и асинхронным. При синхронном вводе-выводе готовность ПУ к обмену не проверяется, при асинхронном - проверяется.
Рисунок 6.1- Организация ввода- вывода в ЭВМ на основе ОШ