7.1.2. Совмещенное адресное пространство памяти и ввода- вывода

В совмещенной системе используется общая адресация ОП и УВВ, при этом регистры УВВ с точки зрения операций записи-чтения идентичны ячейкам ОП. При адресации ПУ и ОП используются все линии ША, но под адресное пространство ОП отводится одна область, а под адресное пространство УВВ- другая область адресного пространства процессора, различающиеся значениями адресов (см. рисунок 7.2).

Рисунок 7.2- Адресация и обращение к адресным пространствам памяти и УВВ при совмещенной системе адресных шин

Достоинством совмещенного адресного пространство памяти и ввода- вывода является возможность обращения к УВВ с помощью тех же команд, что и к ОП. Недостатками его являются:

- уменьшение адресного пространства памяти;

- усложнение схем дешифрации адреса УВВ.

7.2 Организация пзу. Проектирование памяти эвм

Полупроводниковая память ЭВМ обычно включает в себя постоянную ПЗУ (Read Only Memory - ROM) и оперативную память ОЗУ (Random Access Memory - RAM). Постоянная память способна хранить информацию при отключении питания, поэтому предназначается для хранения программ и констант. В оперативной памяти при отключении питания информация теряется, поэтому в ней хранят промежуточные результаты, например данные, подлежащие обработке.

С точки зрения занесения информации в ПЗУ, т.е. их программирования, можно выделить следующие типы постоянной памяти:

- программируемые с помощью маски – программируются на стадии изготовления ПЗУ заводом-изготовителем;

- электрически программируемые ПЗУ. Программирование таких ПЗУ заключается в разрушении импульсом тока плавких перемычек неиспользуемых выводов транзисторов;

- перепрограммируемые ПЗУ (ППЗУ) называемые также репрограммируемыми (РПЗУ). Для их изготовления используют МОП- транзисторы с плавающим затвором. При записи в них информации (электрически) за счет создания большой разности потенциалов между стоком и истоком в области затвора формируется заряд, получаемый инжекцией электронов из области истока. Этот заряд может сохраняться десятки лет. Для стирания записанной информации в микросхемах РПЗУ-УФ (EPROM) используется ультрафиолетовое излучение, а в микросхемах РПЗУ-ЭС (EEPROM) стирание производится электрическим способом;

- флэш – память (Flash - Memory). По принципу действия подобна РПЗУ-ЭС. Особенностью флэш – памяти является процесс стирания информации, которое производится либо для всего объема памяти, либо для достаточно больших блоков. Это позволяет упростить управление и повысить степень интеграции микросхем флэш – памяти.

Типичная емкость микросхем ПЗУ средней степени интеграции (СИС), составляет 256, 512, 1К четырех или восьми разрядных слов. Используем условное графическое обозначение (УГО) таких ПЗУ, приведенное на рисунке 7.3.

Рисунок 7.3 - Обозначение микросхемы ПЗУ 256 x 4

Входы микросхемы Вк1 и Вк2 используются для подачи сигналов выборки кристалла. Наличие нескольких сигналов Вк (Chip Select - CS) облегчает объединение микросхем в модули большей емкости и разрядности.

При проектировании памяти ЭВМ разработчиком должна решаться задача построения памяти требуемой емкости и разрядности. Для этого предварительно выбирается микросхема (или микросхемы) памяти, удовлетворяющей требуемым условиям по емкости, быстродействию, совместимости уровней и другим характеристикам. Затем определяется необходимое число K микросхем по формуле:

где N - требуемая разрядность памяти; - требуемая емкость памяти;

n - разрядность выбранной микросхемы памяти; - ее емкость.

Рассмотрим на примере организацию страницы памяти емкостью 256 байт из микросхем, имеющих организацию 256 х 4 (см. рисунок 7.4).

Рисунок 7.4- Построение страницы памяти требуемой разрядности из микросхем меньшей разрядности

Для адресации страницы в 256 байт достаточно ША шириной восемь двоичных разрядов. Если требуется большая емкость памяти, она набирается из нескольких страниц. Страницы подключаются к шине данных в режиме временного мультиплексирования. На рисунке 7.5 показан пример построения ПЗУ емкостью 512 байт из 4-х микросхем с организацией 256 х 4. Две верхних микросхемы ПЗУ 256 х 4 составляют “Страницу 0” памяти, две нижних - “Страницу 1”. Для адресации памяти емкостью 512 байт требуется 9 двоичных разрядов, из них 8 разрядов (A7… A0) используются для адресации ячеек памяти внутри станиц, а разряд А8 используются для выборки страниц.

Рисунок 7.5 - Построение ПЗУ 512*8 из микросхем памяти 256*4

Для построения ПЗУ емкостью 1024 байт из микросхем с той же организацией потребуется 8 микросхем, разбитых на 4 страницы по 256 байт. Для выбора нужной страницы необходима дешифрация уже двух старших адресных разрядов A9 и A8.