3.4 Организация микросхем sram

Полупроводниковая память реализуется в виде микросхем с очень разным быстро­действием. Длительность их цикла варьируется от 100 нс до менее чем 10 нс. Появив­шиеся в конце 1960-х полупроводниковые схемы памяти первоначально были гораздо дороже доминирующей в это время памяти на магнитных (ферритовых) сердечниках. Однако стремительное развитие технологии СБИС позволило быстро снизить их стои­мость, и в настоящее время практически вся память реализуется в виде полупроводниковых микросхем.

В каждом запоминающем элементе памяти может хра­ниться один бит информации. Запоминающие элементы объединяются в ячейки памяти длиной в k- бит которые, в свою очередь, объединяются в массивы матричной структуры, состоящих из строк и столбцов. Каждая строка матрицы составляет слово памяти, а все ячейки строки выбираются общей линией, называемой линией слова, которая управляется входя­щим в состав кристалла памяти дешифратором адреса строки. Во время операции чтения информация из выбранной строки пересы­лается на выходные линии данных микросхемы. В процессе операции записи входная информация записывается в ячейки выбранной строки.

Рассмотрим организацию микросхемы памяти на 1 К (1024) бит. Память такого объема может быть организована в виде массива из 128 слов с длиной по 8 бит (Байт) каждое. Для адресации 128 слов потребуется log₂ 128 = 7 разрядов адреса. Вместе с 8-ю линиями данных при такой организации массива в микросхеме необходимо 15 внешних выводов (без учета выводов для питания и управляющих сигналов). В оптимальных (по количеству выводов) вариантах то же количество ячеек можно организовать в виде массивов 512x2 бит или 1 К х 1 бит. В последнем случае понадобится 10-разрядный адрес и одна линия данных, а, следова­тельно, 11 внешних выводов. Эта организация показана на рисунке 3.6. В ней 10-разрядный адрес делится на две части по пять разрядов в каждой, представ­ляющих адреса строки и столбца массива ячеек. Пять разрядов адреса строки выделяют одну из 32-х строк массива длиной в 32 бита, позволяя им поступать через усилители записи- чтения на мультиплексор. Пять разрядов адре­са столбца с помощью мультиплексора 32 х 1 соединяют с внешней линией данных только адресованный бит.

Рисунок 3.6 - Структура микросхемы SRAM с организацией 1К х 1 бит

Современные микросхемы памяти содержат гораздо большее количество яче­ек. Микросхемы SRAM большей емкости и разрядности построены по такой же структуре, но со­держат массивы большего размера и имеют большее число внешних соединений. Например, 4-мегабитовая микросхема памяти может иметь организацию 512 К х 8 бит, для ко­торой понадобятся 19 адресных выводов и 8 выводов для ввода-вывода данных. В настоящее время выпускаются микросхемы SRAM емкостью в сотни кбит адресуемых единиц. Количество адресуемых слов микросхемы памяти оп­ределяет размер ее адресного пространства.

3.5 Организация динамической памяти

Структура микросхем динамической памяти (DRAM) в целом близка к структуре микросхем статической памяти. Однако для уменьшения количества выводов в микросхемах динамической памяти используется мультиплексированные входы адреса. Адрес, подаваемый с шины адреса процессора, делится на две части - адрес строки и адрес столбца. При адресации ячеек DRAM эти части адреса, последовательно во времени, подаются на адресные входы микросхемы памяти в сопровождении соответственно стробов адреса строки RAS (Row Address Strobe) и столбца CAS (Column Address Strobe). Сначала подаются ад­ресные биты, выбирающие строку массива ячеек. По сигналу RAS эти биты сохра­няются в защелке адреса строки внутри микросхемы, после чего на те же выводы микросхемы подаются младшие адресные биты.

Разделение полного адреса, выдаваемого процессором, и последовательную выдачу его на микросхему памяти осуществляет мультиплексор, входящий в схему управления (контроллер) динамической памятью.

В ременные диаграммы ввода адреса запоминающего элемента в микросхемы DRAM приведены на рисунке 3.7.

Рисунок 3.7 - Временные диаграммы сигналов ввода адреса в микросхему DRAM

Структура асинхронной динамической памяти DRAM конфигурации 2М х 8 емкостью 16 Mбит показана на рисунке 3.8. Ее ячейки организованы в массив 4 К х 4 К, в котором 4096 запоминающих элементов каждой строки разделены на 512 групп по 8 бит, так что в каждой строка хранит 512 байт данных. Для адресации 4096 строк необходимо 12 адресных разрядов. Еще 9 разрядов адреса необходимы для выбора из строки группы из 8 бит, поэтому для доступа к каждому байту в микросхеме с рассматриваемой организацией необходим 21-разрядный адрес. Старшие 12 и младшие 9 разрядов адреса образуют адреса строки и столбца байта.

Рисунок 3.8 - Организация микросхемы динамической памяти 2М х 8

В процессе операции чтения или записи сначала на адресные выводы микросхемы подается адрес строки. При активизации сигнала RAS он загружается в защелку (регистр) адреса строки микросхемы. Адрес строки дешифрируется дешифратором адреса строки, который активизирует одну из линий выбора строки запоминающего массива 0,1…4095. Содержимое выбранной строки массива с помощью схемы записи- чтения считывается в регистр- защелку 512x8 статического типа.

Через некоторое время после загрузки адреса строки на адресные выводы микросхемы подается адрес столбца, который загружается в защелку ад­реса столбца при активизации строба CAS. 9 линий этого регистра выбирают адресованный байт из 512, считанных в защелку 512x8 бит. Если управляющий сигнал R/W# указывает на операцию чтения, выбранный байт выставляется на лини данных D7…D0.

Для осуществления записи в микросхему, информация с линий D7…D0 пересылается в соответствующую группу из 8-ми бит защелки 512x8 и замещает их прежнее содержимое. В микросхемах динамической памяти, как правило, активным сигналам RAS и CAS соответствует низкий уровень напряжения, поэтому стробирование ад­реса выполняется при переходе соответствующего сигнала от высокого уровня к низкому. На схемах эти сигналы обозначаются как RAS и CAS.

Особенностью запоминающих элементов динамической памяти является то, что при считывании информации из них их содержимое разрушается, в связи с чем, после окончания действий по записи или чтению информации в защелку 512x8, необходимо регенерировать содержимое считанной в эту защелку строки массива. Для этого ранее сохраненное в защелке содержимое строки (при чтении информации из микросхемы), или с частью модифицированных бит (при записи информации в микросхему) записывается в считанную строку.

Необходимость восстановления содержимого выбранной строки запоминающего массива является причиной еще одного недостатка микросхем DRAM- обязательного ожидания окончания процесса перезаписи информации из защелки в выбранную строку перед следующей операцией записи - чтения данных из другой строки. Это приводит к увеличению времени чтения- записи микросхемы. Однако, если последующий адрес записи- чтения относится к той же строке микросхемы, то адресуемый байт можно считать прямо из защелки, без повторной подачи адреса строки, с подачей на микросхему только адреса столбца в сопровождении строба CAS. Описанный режим записи - чтения информации из смежных ячеек памяти одной строки называется режимом быстрого страничного чтения (Fast Page Mode- FPM) и обеспечивает значительное снижение времени записи- чтения в режиме пакетного обмена.

В связи с вышеописанной организацией микросхем динамической памяти подача адреса строки в ходе операции считывания или записи приводит к обновлению содержимого всех ячеек выбранной строки. Поэтому, для того, чтобы поддерживать содер­жимое памяти DRAM, достаточно периодически обращаться к каждой ее строке. Обычно эти действия выполняется с помощью специальной схемы, называемой схемой регенерации (Memory Refresh- “освежение” памяти), являющейся обязательным компонентом архитектуры ЭВМ, использующей динамическую память. Заметим однако, что основные действия по регенерации микросхем DRAM осуществляются внутри самих микросхем. Подсистема регенерации должна осуществлять только отсчет интервала регенерации и формировать адреса регенерируемых строк.

Благодаря своей высокой емкости (от 1 до 256 Мбит) и дешевизне, микросхемы DRAM широко используются в запоминающих устройствах ЭВМ. Микросхемы имеют различную организацию, благодаря чему из них можно легко компоновать память требуемой емкости и разрядности.