- •Общие сведения о эвм
- •Этапы развития эвм
- •1.2 Характеристики эвм
- •1.3 Классификация средств эвт
- •1.4 Структуры эвм
- •1.4.1 Обобщенная структура эвм
- •1.4.2 Структура эвм на основе общей шины
- •Структура эвм на основе множества шин
- •1.5 Контрольные вопросы
- •Архитектура классической эвм
- •Принцип программного управления
- •Принцип хранимой в памяти программы
- •Обобщенный формат команд
- •Способы адресации команд
- •Процессоры с принудительным порядком выполнения команд
- •Процессоры с естественной адресацией команд Упрощенная структура процессора с естественной адресацией команд приведена на рисунке 2.2.
- •2.5 Способы адресации операндов
- •Прямая адресация
- •2.5.2 Регистровая адресация
- •Косвенная адресация
- •Непосредственная адресация
- •Неявная адресация
- •Относительная (базовая) адресация
- •Индексная (автоинкрементная или автодекрементная) адресация
- •2.6 Контрольные вопросы
- •3. Запоминающие устройства эвм
- •3.1 Основные понятия
- •Классификация зу
- •3.3 Озу с произвольным доступом
- •3.4 Организация микросхем sram
- •3.5 Организация динамической памяти
- •3.6 Особенности микросхем синхронной динамической памяти
- •Основные характеристики зу
- •3.8 Озу магазинного типа (стековая память)
- •Ассоциативные зу
- •3.10 Контрольные вопросы
- •4.1 Обобщенные структуры процессоров с непосредственными и магистральными связями
- •4.2 Декомпозиция процессора на уа и оу
- •4.3 Арифметико- логические устройства
- •4.3.1 Классификация арифметико-логических устройств
- •4.3.2 Алу для сложения и вычитания чисел с фиксированной запятой
- •4.3.3 Алу для умножения двоичных чисел
- •4.3.4 Методы ускорения умножения
- •4.3.5 Особенности операций десятичной арифметики
- •4.3.6 Операции над числами с плавающей запятой
- •4.4 Устройства управления
- •4.4.1 Классификация уу
- •4.4.2 Аппаратные уу
- •4.4.3 Микропрограммные уу
- •4.5. Структурно - функциональная организация классического процессора
- •4.6 Рабочий цикл процессора
- •4.7 Понятие о слове состояния процессора
- •4.8 Процедура выполнения команд перехода (условного и безусловного)
- •4.9 Процедура выполнения команд вызова подпрограмм
- •4.10 Контрольные вопросы
- •Системы прерывания программ
- •5.1 Общие сведения
- •5.2 Характеристики систем прерываний
- •5.3 Схема выполнения процедуры прерывания
- •5.4 Способы реализации систем прерываний
- •5.4.1 Схема прерывания с опросом по вектору
- •5.4.2 Прерывания с программно - управляемым приоритетом
- •5.5 Контрольные вопросы
- •6. Организация ввода-вывода
- •6.1 Общие сведения о вводе-выводе в эвм
- •6.2 Основные способы ввода-вывода
- •6.2.1 Программно - управляемый ввод - вывод
- •6.2.2 Ввод - вывод с прерыванием программы
- •6.2.3 Ввод - вывод в режиме пдп
- •6.3 Интерфейсы
- •6.3.1 Характеристики интерфейсов
- •6.3.2 Шины интерфейсов ввода-вывода
- •6.3.2.1 Синхронные шины
- •6.3.2.2 Асинхронные шины
- •6.4 Контрольные вопросы
- •7. Организация памяти эвм с магистральной архитектурой
- •7.1 Организация адресного пространства памяти и ввода-вывода. Изолированная и совмещенная адресные пространства
- •7.1.1 Изолированное адресное пространство памяти и ввода- вывода
- •7.1.2. Совмещенное адресное пространство памяти и ввода- вывода
- •7.2 Организация пзу. Проектирование памяти эвм
- •7.3 Построение оперативной памяти на микросхемах статического типа
- •7.4 Построение оперативной памяти на микросхемах dram
- •7.5 Память с чередованием адресов
- •7.6 Регенерация динамической памяти
- •Кэш прямого отображения
- •7.7.2 Наборно- ассоциативный кэш
- •Контрольные вопросы
- •8 Организация пк
- •8.1 Структурная схема системной платы эвм ibm pc/at 286
- •8.1.1 Система шин системной платы эвм ibm pc/at 286
- •8.1.2 Состав и назначение основных устройств системной платы эвм ibm pc/at 286
- •8.1.2.1 Назначение и характеристики процессора и сопроцессора
- •8.1.2.2 Назначение и характеристики генераторов тактовых сигналов
- •8.1.2.3 Назначение шинных формирователей
- •8.1.2.4 Формирование управляющих сигналов и работа подсистемы памяти
- •8.1.2.5 Назначение и характеристики периферийных устройств системной платы
- •8.1.2.6 Назначение пзу bios
- •8.1.3 Шина isa
- •8.1.3.1 Особенности шины isa
- •8.1.3.2 Основные сигналы шины isa
- •8.1.3.3 Шинные циклы магистрали isa
- •8.1.3.4 Электрические и конструктивные характеристики шины isa
- •8.1.3.5 Конвейеризация шины
- •8.2 Структурная схема системной платы эвм ibm pc/at Pentium
- •8.2.1 Локальные шины ввода -вывода
- •8.2.2 Состав и назначение основных устройств системной платы эвм ibm pc/at Pentium
- •8.3 Основные сигналы шинного интерфейса процессора Pentium
- •8.4 Организация шины pci
- •8.4.1 Общая характеристика шины pci
- •8.4.2 Основные сигналы шины
- •8.4.3 Протокол шины pci
- •8.5 Контрольные вопросы
- •Библиографический список
6.2.3 Ввод - вывод в режиме пдп
Недостатком программного ввода-вывода является то, что все операции ввода-вывода осуществляются через процессор. Это приводит к уменьшению скорости ввода- вывода, особенно ощутимой при пересылке больших массивов информации, например, при вводе кода программы в ОП с ВЗУ. Для пересылки каждого байта данных в асинхронном режиме в программе, кроме команд проверки готовности ПУ к обмену и пересылки данных, должны быть также команды для изменения адреса ячейки памяти и отслеживания количества пересылок. При использовании ввода-вывода по прерываниям издержки еще больше, поскольку приходится сохранять содержимое счетчика команд, регистра признаков, части РОНов и другую информацию о состоянии процессора на момент прихода сигнала запроса прерывания.
При наличии в составе ЭВМ подсистемы ПДП (DMA-Direct Memory Access) обмен данными между ПУ и ОП осуществляется без постоянного участия процессора. При выполнении ПДП процессор отключается от управления системой, в связи с чем подсистема ПДП должна иметь в своём составе схемы для управления ОШ. Для осуществления блочной передачи между ВЗУ и ОП процессор заносит в подсистему ПДП данные о номере первой ячейки ОП, с которой начнётся обмен, размер передаваемого блока и направление изменения адресов ячеек ОП (уменьшение или увеличение). После этого подсистема ПДП (см. рисунок 6.1) выдаёт процессору сигнал запроса ЗЗх (HOLD) на захват ОШ (запрос на право управления ОШ). Реакцией процессора на этом сигнал является выработка сигнала подтверждения захвата ПЗх ОШ (HLDA) и перевод большинства своих выходов в высокоимпедансное состояние. Вслед за этим подсистема ПДП формирует адрес ячейки ОП, сигналы записи и чтения ОП, и организует обмен с ВЗУ. ВЗУ при готовности приема или передачи очередного байта или слова информации вырабатывает сигнал готовности данных DRQ, ответом которому со стороны подсистемы ПДП является сигнал подтверждения приема данных DACK.
При перемещении каждого очередного байта, значение внутреннего счетчика в подсистеме ПДП (контроллере ПДП -КПДП), указывающего на размер передаваемого блока, уменьшается на 1. При обнулении счетчика цикл ПДП заканчивается и управление ОШ возвращается процессору. Для этого КПДП переводит сигнал HOLD в неактивное состояние.
Скорость обмена в режиме ПДП определяется пропускной способностью оперативной памяти и ОШ и может достигать нескольких Мбайт/с.
6.3 Интерфейсы
Связь устройств ЭВМ друг с другом осуществляется через сопряжения, которые в вычислительной технике называются интерфейсами. Интерфейс -это совокупность линий, схем и алгоритмов, предназначенных для осуществления обмена информацией между устройствами ЭВМ. Более короткое определение: интерфейс- это совокупность аппаратных и программных средств, предназначенных для организации взаимодействия различных устройств ЭВМ между собой.
Для обеспечения возможности изменения конфигурации ЭВМ интерфейсы унифицирует, т. е. делают единым для всех или части устройств, которые могут быть подключены к нему. Это дает возможность легкого изменения конфигурации ЭВМ.
В высокопроизводительных ЭВМ используют несколько различных интерфейсов, значительно отличающихся по характеристикам. При такой организации возможно параллельная пересылка нескольких данных. Благодаря этому системы с несколькими интерфейсами работают быстрее, но стоимость их выше.