9.15. Логические элементы на мдп-транзисторах

Полевые транзисторы являются наиболее перспективными полупроводниковыми приборами для создания логических и других интегральных схем большой и сверхбольшой степени интеграции. Практическое применение при разработке интегральных логических схем получили полевые транзисторы с МДП структурой и индуцированным каналом n– или p–типов. Наибольшее распространение получили две разновидности логических схем:

1. МДП-логика с нагрузочным транзистором.

2. Логика на комплементарных транзисторах.

Особенностью интегральных микросхем на МДП-транзисторах является возможность реализации любых логических функций с помощью только МДП-транзисторов.

Кроме того МДП-транзисторы имеют следующие достоинства:

– возможность использования транзистора в качестве нагрузки, что обеспечивает высокую однородность интегральных схем;

– высокая помехоустойчивость (2…6 В) по сравнению с 0,6 В для биполярных транзисторов;

– малая мощность рассеяния в статическом режиме, особенно при использовании в схеме транзисторов разного типа проводимости канала;

– используется один источник питания, что обеспечивает простоту схемы;

– устойчивость к нейтронной составляющей радиационного воздействия.

К недостаткам МДП-транзисторов следует отнести:

– большое пороговое напряжение;

– высокое напряжение питания;

– относительно невысокое быстродействие;

– малая крутизна, что снижает нагрузочную способность элементов по току и ухудшает отношение скорости переключения к мощности рассеяния.

Схемы на МДП-транзисторах с каналом p-типа имеют малую стоимость и более технологичны, имеют время прохождения сигнала в 8…10 раз меньше, чем схемы на транзисторах с каналом n–типа. По быстродействию схемы на МДП-транзисторах с каналом n–типа не уступают ТТЛ схемам, обеспечивая меньшую мощность рассеяния и более высокую плотность размещения компонентов, чем ТТЛ схемы.

Логические интегральные микросхемы на МДП-транзисторах бывают следующих типов: статические, динамические и квазистатические. Элементной базой для построения таких схем являются простейшие логические элементы, реализующие логические функции И–НЕ (схемы типа ЛА), ИЛИ–НЕ (схемы типа ЛЕ), И (схемы типа ЛИ), НЕ (схемы типа ЛН) и комбинированные (схемы типа ЛП, ЛС). Использование базовых элементов позволяет построить цифровое устройство с любым алгоритмом функционирования. В логических схемах получили распространение схемы статического типа.

Типовые схемы МДП-логики с нагрузочным транзистором, реализующие логические функции ИЛИ–НЕ и И–НЕ, показаны на рис. 9.25. В этих двух схемах транзисторы VТ₁ и VТ₂ выполняют роль ключевых элементов. Транзисторы VТ₃ выполняют роль нагрузки. Ключевые транзисторы можно соединять последовательно (рис. 9.25,б) и параллельно (рис. 9.25,а). Параллельное соединение нескольких ключевых транзисторов ограничено снижением уровня логического нуля на выходе схемы за счет падения напряжения на нагрузке от суммарного тока утечки всех ключевых МДП–транзисторов. Поскольку ток утечки мал и составляет порядка 10^-10 А, то число параллельно включенных транзисторов может достигать 10 и более.

При последовательном соединении в цепь между нагрузкой и землей включают несколько МДП-транзисторов. При этом исток нижнего МДП-транзистора подключается к земле, его сток – к истоку вышестоящего и т.д. Протекание тока через нагрузку к земле может происходить только, если открыты все ключевые транзисторы. Обычно число последовательно соединяемых транзисторов не более трех. Это связано с тем, что с увеличением числа последовательно соединенных транзисторов повышается уровень логического нуля на выходе схемы, ибо суммарное сопротивление открытых ключевых транзисторов возрастает. Последовательное включение требует применения МДП-транзисторов с более высокой крутизной характеристик, чем при параллельном включении. Последовательное включение транзисторов усложняет топологию и уменьшает степень интеграции, ухудшается быстродействие, но позволяет создавать логические микросхемы, обладающие большей гибкостью, чем микросхемы на биполярных транзисторах.

Реализация функции ИЛИ–НЕ осуществляется схемой, представленной на рис. 9.25,а, там же представлено условное обозначение и таблица истинности.

При подаче на один из входов положительного сигнала логической единицы соответствующий логический (ключевой) транзистор открывается. Если одновременно на все входы подается логическая единица, то все логические транзисторы открыты. Выходное напряжение схемы равно падению напряжения на открытых логических транзисторах и близко к нулю. Если на входах отсутствует сигнал, т.е. действует логический нуль, то логические транзисторы закрыты, выходное напряжение приближается по величине к источнику питания.

Последовательное включение транзисторов позволяет реализовать логическую операцию И–НЕ (рис. 9.25,б). При одновременной подаче положительных сигналов логической единицы на все входы, все МДП-транзисторы открываются, и на выходе схемы – логический нуль.

Достоинством логики этого типа является простота схем, применение транзисторов одного типа проводимости, высокое входное сопротивление порядка 10¹² Ом, высокая нагрузочная способность (n = 10…20), технологичность в изготовлении. Недостатком логики данного типа является низкое быстродействие, обусловленное влиянием паразитной емкости.

Наиболее перспективными являются логические схемы, выполненные на комплементарных МДП-транзисторах (КМДП). Комбинируя различные включения этих транзисторов можно получить заданную логическую функцию. Если транзистор с каналом n–типа непосредственно подключен к шине "земля", а транзистор с каналом p–типа – к источнику питания, то логическая схема работает в режиме положительной логики. На рис. 9.26,а и б представлены схемы КМДП-логики, реализующие логические операции И–НЕ и ИЛИ–НЕ.

Реализация логической функции И–НЕ осуществляется последовательным соединением МДП-транзисторов с каналом n–типа и параллельным соединением МДП-транзисторов с каналом p–типа, которые открыты при напряжениях затворов, близких к нулю. Предположим, что на вход 1 (рис. 9.26,а) подается сигнал логического нуля, транзистор VТ₃ закрыт, а транзистор VТ₂ открыт и выходное напряжение близко к напряжению источника питания. Если на все входы подается сигнал логической единицы, то транзисторы VТ₃ и VТ₄ открыты, а транзисторы VТ₁ и VТ₂ закрыты. Выходное напряжение стремится к потенциалу земли – (логический нуль).

Для построения схемы ИЛИ–НЕ требуется последовательное включение МДП-транзисторов с каналом p–типа и параллельное включение транзисторов с каналом n–типа (положительная логика) рис. 9.26,б.

Схема работает так же, как и предыдущая. Когда на всех входах действует высокий потенциал логической единицы, транзисторы VТ₃ и VТ₄ открываются, а p–канальные транзисторы закрываются. Выходное напряжение определяется падением напряжения на открытых транзисторах и соответствует логическому нулю. Если на один из входов подается сигнал логической единицы, то этот n–канальный транзистор открывается, и выходное напряжение определяется этим открытым транзистором.

Микросхемы на КМДП транзисторах потребляют очень малую мощность при сравнительно высоком быстродействии.

Затвор транзистора МДП и подложка, разделенные слоем диэлектрика, образуют конденсатор. Емкость конденсатора невелика, а сопротивление утечки очень велико, что способствует накоплению статических зарядов. Электрическая прочность тонкого слоя диэлектрика составляет порядка 150…200 В. Статический заряд малой энергии, попав на затвор, может произвести пробой диэлектрика. Для защиты транзистора от пробоя каждый вход современных микросхем КМДП-логики снабжается защитной цепью (рис. 9.27).

П одложки каждого из транзисторов соединены с их истоками, что предотвращает открывание p–n переходов. Затворы в обоих транзисторах объединены, и на них подается входной сигнал. Особенностью схемы защиты является наличие защитных VD₁–VD₃ диодов, шунтирующих затворы входных транзисторов и препятствующих пробою диэлектрика под затвором от действия электростатического заряда. Защитные диоды смещаются в обратном направлении. Резистор R₁ (0,2…2 кОм) совместно с барьерными емкостями диодов VD₂ и VD_З образуют интегрирующую цепь, это уменьшает скорость нарастания напряжения на затворе, при котором диоды VD₂, VD₃ успевают открыться.

Если входное напряжение U_вх подается от источника с малым внутренним сопротивлением и амплитудой больше U_ип, то через VD₁ будет протекать большой прямой ток. Поэтому при использовании таких схем рекомендуется включать напряжение питания раньше входного сигнала, а при выключении – наоборот.

В тех узлах, где по необходимости на входы поступают напряжения U_вх>U_ип, следует в цепь входа включать резисторы, ограничивающие входной ток на уровне 1…2 мА.

На неиспользованные входы КМДП-логики подают постоянный потенциал (+U_ип или 0 в зависимости от функции элемента) или объединяют их с другими, задействованными входами.