54. Временные диаграммы m-s-схемы.
Основой микропроцессорной техники является триггер, который имеет 2 устойчивых состояния равновесия и переходит из одного состояния в другое с помощью внешних импульсов. Триггер позволяет определить состояние в предыдущем цикле и позволяет определить состояние в текущем времени. Поэтому основной узел оперативной памяти состоит из триггеров.
Триггер со счетным запуском.
M-S-схема. Синхронный триггер. Master – основной.
Slave – вспомогательный
55. Регистр сдвига.
Триггерным регистром сдвига называют совокупность триггеров с определенными связями между ними, при которых они действуют как единое устройство. В регистрах сдвига организация этих связей такова, что при подаче тактового импульса, общего для всех триггеров, выходное состояние каждого триггера сдвигается в соседний. В зависимости от организации связей этот сдвиг может происходить влево или вправо. Основным назначением этого регистра является преобразование двоичного последовательного кода в параллельный и наоборот. Они используются как элементы задержки цифровых сигналов или выполняют роль регистров памяти. Также они используются для реализации операций деления или умножения чисел.
Используют параллельный или последовательный ввод информации, при которых ввод двоичного числа осуществляется или одновременно во все разряды регистра, или последовательно во времени по отдельным разрядам. В счетчиках импульсов находят применение сдвигающие регистры с последовательным вводом и выводом и со сдвигом вправо.
На рисунке приведены временные диаграммы выходных сигналов триггеров и схема четырехразрядного регистра сдвига, выполненного на RS-триггерах. В этой схеме каждый выход Q триггера соединен со входом S последующего разряда, а каждый выход -Q - с входом R. Тактовые входы всех триггеров соединены вместе, и поступление сигнала синхронизации осуществляется одним общим импульсом через логический элемент И-НЕ (DD7). Состояние первого триггера определяется входными сигналами на входах ХI и Х2 логического элемента И-НЕ (DD5). На вход ХI подается текущая информация, а на вход Х2 сигнал разрешения ее передачи. Логические элемент НЕ (DD6) используется для инвертирования входного сигнала, подаваемого на вход S.
Если при поступлении первого тактового импульса на входах ХI и Х2 установлены сигналы ХI=Х2=1, которые затем снимаются к приходу второго тактового импульса, то в результате в первый триггер будет записан сигнал Q1= 1. С приходом второго тактового импульса в первый триггер будет записан сигнал Q1=0, а на выходе второго триггера появиться сигнал Q2=2 , который перед этим был на выходе первого триггера. При поступлении последующих тактовых импульсов единичный сигнал перемещается последовательно в третий и четвертый триггеры, после чего все триггеры устанавливаются в нулевое состояние.
Сдвиговые регистры можно реализовать также на D-триггерах или JK-триггерах. Для всех регистров сдвига характерны следующие положения: 1) необходима предварительная установка исходного состояние и ввод единицы в первый триггер и 2) для регистра из n триггеров после поступления n входных тактовых импульсов первоначально введенная единица выводится, вследствие чего прямые выходы всех регистров оказывается в нулевом состоянии.
Интегральные микросхемы регистров сдвига бывают реверсивными, т. е. выполняющими сдвиг в любом направлении: вправо или влево. Направление сдвига определяется значением управляющего сигнала.
