50. Временные диаграммы д-триггера.

Основой микропроцессорной техники является триггер, который имеет 2 устойчивых состояния равновесия и переходит из одного состояния в другое с помощью внешних импульсов. Триггер позволяет определить состояние в предыдущем цикле и позволяет определить состояние в текущем времени. Поэтому основной узел оперативной памяти состоит из триггеров.

Д-триггер (delay-задержка) имеет прямые или инверсные установочные входы R и S, один управляющий вход D и вход синхронизации C. Входы R и S называются установочными и служат для предварительной установки Д-триггера в состояние Q=1 или Q=0. Сигнал на управляющем входе D=1 или D=0 устанавливает триггер в устойчивое состояние с одноимённым значением на прямом информационном выходе Q=1 или Q=0 только при одновременном действии импульса положительной полярности на входе синхронизации. Обычно переключение триггера происходит в течении времени действия переднего фронта импульса синхронизации.

51. Синхронные т-триггеры.

Триггером T - типа (счетный триггер) называют логическое устройство с двумя устойчивыми состояниями и одним входом (T), изменяющее свое состояние на противоположное всякий раз, когда на вход T поступает управляющий (счетный) сигнал.

Функционирование Т - триггера описывается следующим ха­рактеристическим уравнением:

Этому уравнению соответствует таблица переходов T - триггера (табл.5), т.е. из таблицы видно, что состояние триггера меняется на противоположное с прихо­дом сигнала по входу T.

основе JK-триггеров и D-триггеров можно построить схемы, осуществляющие так называемый счетный режим. Такие схемы называют Т-триггерами или счетными триггерами, связывая с этим способ их функционирования. На рис. 1.10 представлены схемы организации Т-триггера на основе JK и D-триггеров. Счетный режим иллюстрируется временными диаграммами рис.

В JK-триггере со входами установки логическим нулем счетный режим реализуется путем подачи констант J=K=1 и R=S=1 и входного сигнала Т на вход С. В соответствии с таблицей функционирования при каждом отрицательном перепаде входного сигнала Т состояние триггера изменяет свое значение на противоположное. В D-триггере счетный режим реализуется при помощи обратной связи (на вход D подается сигнал с инверсного выхода). Таким образом, всегда существует неравенство сигнала на входе D и сигнала на выходе Q: если Q=1, D=0. Следовательно, при каждом положительном перепаде сигнала на счетном входе С, в соответствии с принципом действия D-триггера состояние выхода будет изменяться на противоположное. Таким образом, на каждые два входных тактовых импульса Т-триггер формирует один период выходного сигнала Q. Следовательно, триггер осуществляет деление частоты fт на его входе на 2: f₀=F_T/2, где f_Q — частота следования импульсов на выходе триггера.

52. Временные диаграммы т-триггера.

Триггером T - типа (счетный триггер) называют логическое устройство с двумя устойчивыми состояниями и одним входом (T), изменяющее свое состояние на противоположное всякий раз, когда на вход T поступает управляющий (счетный) сигнал.

Функционирование Т - триггера описывается следующим ха­рактеристическим уравнением:

Этому уравнению соответствует таблица переходов T - триггера (табл.5), т.е. из таблицы видно, что состояние триггера меняется на противоположное с прихо­дом сигнала по входу T.

основе JK-триггеров и D-триггеров можно построить схемы, осуществляющие так называемый счетный режим. Такие схемы называют Т-триггерами или счетными триггерами, связывая с этим способ их функционирования. На рис. 1.10 представлены схемы организации Т-триггера на основе JK и D-триггеров. Счетный режим иллюстрируется временными диаграммами рис.

В JK-триггере со входами установки логическим нулем счетный режим реализуется путем подачи констант J=K=1 и R=S=1 и входного сигнала Т на вход С. В соответствии с таблицей функционирования при каждом отрицательном перепаде входного сигнала Т состояние триггера изменяет свое значение на противоположное. В D-триггере счетный режим реализуется при помощи обратной связи (на вход D подается сигнал с инверсного выхода). Таким образом, всегда существует неравенство сигнала на входе D и сигнала на выходе Q: если Q=1, D=0. Следовательно, при каждом положительном перепаде сигнала на счетном входе С, в соответствии с принципом действия D-триггера состояние выхода будет изменяться на противоположное. Таким образом, на каждые два входных тактовых импульса Т-триггер формирует один период выходного сигнала Q. Следовательно, триггер осуществляет деление частоты fт на его входе на 2: f₀=F_T/2, где f_Q — частота следования импульсов на выходе триггера.

53. Т-триггеры (M-S схема).

Основой микропроцессорной техники является триггер, который имеет 2 устойчивых состояния равновесия и переходит из одного состояния в другое с помощью внешних импульсов. Триггер позволяет определить состояние в предыдущем цикле и позволяет определить состояние в текущем времени. Поэтому основной узел оперативной памяти состоит из триггеров.

Триггер со счетным запуском.

M-S-схема. Синхронный триггер.Master – основной.

Slave – вспомогательный