Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Воловач В.И. УМКД Схемотехника ЭВМ. Файл 7.doc
Скачиваний:
0
Добавлен:
17.08.2019
Размер:
29.64 Mб
Скачать

2.3.5. Лабораторная работа № 5 Моделирование комбинационных устройств

Цель работы: моделирование работы комбинационных устройств – цифровых шифраторов и дешифраторов, мультиплексоров и демультиплексоров.

5.1. Краткие теоретические сведения

Комбинационное устройство – это устройство с n входами и m выходами. Если данное устройство выполнено на базе идеальных, т. е. безынерционных элементов, то состояние его выходов однозначно определяется состоянием его входов в тот же момент времени.

Шифратор (кодер) – логическое устройство с п входами и т выходами, преобразующее входные одиночные сигналы, соответствующие лог. 1, в m - разрядный двоичный код на выходе. Для шифратора, показанного условно на рис. П5.1, а (п =5, т = 3), задают следующую таблицу истинности (табл. П5.1).

Рис. П5.1. УГО шифратора (а) и его функциональная схема на элементах ИЛИ (б)

Функциональная схема, реализующая на элементах ИЛИ приведенную в табл. П5.1 программу работы шифратора, представлена на рис. П5.1, б.

Таблица П 5.1

Сигналы на входе

Выходной код

двоичный

десятичный

x1

х2

х3

х4

х5

y1

y2

y3

Y(10)

1

0

0

0

0

0

0

1

1

0

1

0

0

0

0

1

0

2

0

0

1

0

0

0

1

1

3

0

0

0

1

0

1

0

0

4

0

0

0

0

1

1

0

1

5

Дешифратор (декодер) – логическое устройство (рис. П5.2, а), выполняющее операцию обратного преобразования n-разрядного входного двоичного кода в одиночные сигналы, соответствующие лог. 1 на его выходах. Так как на п входах можно получить в двоичном коде 2n наборов, то число выходов дешифратора не должно превышать эту величину. Дешифратор, условное обозначение которого показано на рис. П5.2, а (n = 3; m = 5), имеет топологию, обратную топологии рассмотренного ранее шифратора (рис. П5.1, а). Поэтому и таблица истинности такого дешифратора (табл. П5.2) имеет структуру, обратную таблице истинности (см. табл. П5.1) рассмотренного шифратора.

Таблица П5.2

Входной код

Сигналы на выходе

десятичный

двоичный

X(10)

х3

х2

x1

y0

y1

y2

y3

у4

0

0

0

0

1

0

0

0

0

1

0

0

1

0

1

0

0

0

2

0

1

0

0

0

1

0

0

3

0

1

1

0

0

0

1

0

4

1

0

0

0

0

0

0

1

Функциональная схема дешифратора, реализующая на элементах И заданную программу (см. табл. П5.1), приведена на рис. П5.2, б.

Рис. П5.2. УГО дешифратора (а) и его функциональная схема на элементах И (б)

Мультиплексор – логическое устройство, предназначенное для управляемой передачи данных от нескольких входных цепей в общий выходной канал. Он снабжается двумя группами входов: адресными и информационными. Сигнал, поступающий на адресный вход мультиплексора, определяет, какой из информационных входов в данный момент подключен к его выходу. Поэтому число адресных (А) и информационных (X) входов мультиплексора связано соотношением X = 2А.

На рис. П5.3 приведены УГО мультиплексора и логическая схема, реализующая алгоритм его работы 41.

Демультиплексор – логическое устройство, предназначенное для управляемой передачи данных от одной входной цепи в несколько выходных. Принцип его действия противоположен принципу работы мультиплексора. Поэтому он кроме адресных содержит единственный информационный вход и 2А выходов. По адресному сигналу вход демультиплексора подключается к соответствующему выходу. Как следует из сказанного, по выполняемым функциям демультиплексор аналогичен дешифратору. Отличие состоит лишь в том, что по заданному адресу на выбранном выходе дешифратора появляется строго определенный сигнал, а в демультиплексоре – тот же сигнал, что и на его входе. УГО демультиплексора приведено на рис. П5.3, б.

Рис. П5.3. УГО мультиплексора (а) и демультиплексора (б) и логическая схема

мультиплексора (в), реализующая алгоритм его работы 4 1

Компаратор (цифровой) – логическое устройство, обеспечивающее сравнение двух многоразрядных двоичных чисел А и В, разряды каждого из которых подаются порознь на его входы (рис. П5.3). На практике одно из чисел (например, А) является неизменным, а другое (В) изменяет свое значение от такта к такту. В момент равенства их значений на выходе компаратора формируется сигнал лог. 1.

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.