2.3.7. Лабораторная работа № 7 Моделирование работы микропроцессора при выполнении операций умножения двоичных чисел
Цель работы: моделирование работы микропроцессора при выполнении операции умножения двоичных чисел.
7.1. Краткие теоретические сведения
Микропроцессор (МП), иначе, центральный процессор – Central Processing Unit (CPU) – функционально законченное программно-управляемое устройство обработки информации, выполненное в виде одной или нескольких больших (БИС) или сверхбольших (СБИС) интегральных схем.
Из арифметических операций микропроцессор (МП) выполняет только сложение и вычитание над байтами в двоичном и двоично-десятичном формате.
Умножение. Умножение двух 8-битных чисел без знака может быть выполнено несколькими способами. Например, путём повторного сложения либо применения операции регистрового сдвига. Повторное сложение обеспечивает простейшую, но самую медленную форму умножения. Например, произведение 20Н*30АН может быть получено путём прибавления 20Н к аккумулятору (предварительно обнулённому) 3А раз.
Используя операцию сдвига, можно получить более быстрое умножение. Отметим ещё особенность умножения двоичных чисел. При умножении множителя на соответствующий разряд множителя будет получен либо множитель, либо нуль.
Итак, алгоритм умножения будет включать в себя следующие операции:
1. Проверка бита множителя, начиная с младшего разряда; если 1, то прибавить множимое к старшему байту промежуточного результата (при проверке самого младшего бита множителя значение промежуточного результата равно нулю); если бит множителя равен нулю, то переход к пункту 2;
2. Сдвиг всего 2-байтового промежуточного результата вправо на 1 бит.
Повторение п. 1 и 2, необходимо производить до тех пор, пока не будут проверены все восемь бит множителя.
7.2. Задание на лабораторную работу
1. Собрать схему двухразрядного двоичного счетчика (рис. П7.1) на основе Т-триггеров (рис. П7.2) и сохранить ее в виде подсистемы счетчика. Можно использовать схемы моделирования предыдущих лабораторных работ.
|
Рис. П7.1. Схема моделирования двухразрядного двоичного счетчика |
|
Рис. П7.2. Т-триггер |
2. Собрать схему дешифратора (рис П7.3) и сохранить ее в виде подсистемы (рис. П 7.4).
|
Рис. П.7.3. Схема дешифратора |
|
Рис. П7.4. Подсистема дешифратора |
3. Собрать схему моделирования репрограммируемого постоянного запоминающего устройства РПЗУ 4×2 (в нем может храниться 4 двухразрядных двоичных числа) на рис. П7.5 и сохранить его в виде подсистемы (рис. П7.6). В схеме ПЗУ хранение логической единицы моделируется верхним положением ключа, хранение логического нуля – нижним положением ключа.
|
Рис. П7.5. Схема ПЗУ |
|
Рис. П7.6. Подсистема ПЗУ |
4. Собрать схему моделирования двухразрядного регистра (рис. П7.7) и сохранить ее в виде подсистемы (рис. П7.8).
|
Рис. П 7.7. Схема регистра |
|
Рис. П7.8. Подсистема регистра |
5. Собрать схему умножения двухразрядных двоичных чисел (рис. П7.9) и сохранить ее в виде подсистемы (рис. П7.10).
6. Записать в элементы ПЗУ двоичные числа, получить результаты их перемножения и занести их в табл. П7.1.
Таблица П7.1
y1 |
y0 |
x1 |
x0 |
M3 |
М2 |
M1 |
М0 |
0 0 1 1 |
0 1 0 1 |
1 1 1 1 |
1 1 1 1 |
|
|
|
|
|
Рис. П7.9. Схема блока умножения двухразрядных двоичных чисел |
|
Рис. П7.10. Подсистема блока умножения |
|
Рис. П7.11 Схема МП для перемножения двухразрядных двоичных чисел |
7. Получить осциллограммы сигналов С, Q1, Q0, A3, A2, A1, A0, y1, y0, x1, x0, M3, M2, M1, M0 и занести их в отчет.
Контрольные вопросы
1. Назовите, какие функциональные узлы необходимы для построения системы микропроцессора, перемножающего двухразрядные двоичные числа.
2. На каких элементах построено РПЗУ, применяемое в настоящей лабораторной работе?