- •Однокристальная микроЭвм
- •Содержание
- •1. Введение.
- •1.1 Характеристики.
- •1.2 Общее описание.
- •1.3 Программная модель.
- •1.4 Характеристики представителей семейства mc68hc11.
- •2. Описание сигналов и режимы работы.
- •2.1 Описание выводов.
- •2.1.1 Выводы питания (vdd) и земли (vss).
- •2.1.2 Сброс (reset/).
- •2.1.3 Входы внешней синхронизации (xtal и extal).
- •2.1.4 Вывод тактовой частоты синхронизации e (e).
- •2.1.5 Запрос прерывания (irq/).
- •2.1.6 Немаскируемое прерывание (xirq/).
- •2.1.7 Выводы moda/lir/ и modb/vstby.
- •2.1.8 Опорные напряжения ацп (vrLи vrh).
- •2.1.9 Строб b и чтение/запись (strb / r/w/).
- •2.1.10 Строб a и строб адреса (stra/as)
- •2.1.11 Сигналы портов.
- •2.2 Режимы работы.
- •2.2.1 Однокристальный режим.
- •2.2.2 Расширенный режим.
- •2.3 Специальный режим загрузки.
- •Примечание
- •Примечание
- •2.2.4 Дополнительные опции загрузчика программ.
- •2.2.5 Специальный режим теста.
- •3. Внутренняя память.
- •3.1 Карта памяти.
- •3.2 Озу и регистр отображения памяти (init).
- •3.5 Эсппзу.
- •3.5.1 Регистр управления эсппзу (pprog).
- •3.5.2 Регистр защиты эсппзу (bprot).
- •3.5.3 Программирование/стирание внутреннего эсппзу.
- •3.5.4 Регистр конфигурации системы (config).
- •Примечание: в этот момент недопустим сброс контроллера!!!
- •4. Параллельный ввод/вывод.
- •4.1 Порты ввода/вывода общего назначения (c и d).
- •4.2 Порты с фиксированным направлением ввода/вывода (a, b и e).
- •4.3 Простой стробируемый ввод/вывод.
- •4.3.1 Стробируемый ввод-порт c.
- •4.3.2 Стробируемый вывод-порт b.
- •4.4 Ввод/вывод с полным квитированием установления связи.
- •4.4.1 Протокол режима ввода с полным квитированием установления связи.
- •4.4.2 Протокол режима вывода с полным квитированием установления связи.
- •4.5 Регистр управления вводом/выводом (pioc).
- •5. Последовательный интерфейс связи (sci).
- •5.3 Особенности при работе в системах с несколькими приемниками.
- •5.4 Принимаемые данные (RxD).
- •5.5 Распознавание старт-бита.
- •5.6 Передаваемые данные (TxD).
- •5.7 Фунциональное описание.
- •5.8 Регистры sci.
- •5.8.1 Регистр данных последовательной связи (scdr).
- •5.8.2 Регистр управления 1 (sccr1).
- •5.8.3 Регистр управления 2 (sccr2).
- •5.8.4 Регистр статуса последовательной связи (scsr).
- •5.8.5 Регистр скорости приема/передачи (baud).
- •Примечание
- •Примечание
- •6. Последовательный периферийный интерфейс.
- •6.1 Общий обзор и характеристики.
- •6.2 Описание сигналов spi.
- •6.2.1 Вход ведущего-выход ведомого (miso).
- •6.2.2 Выход ведущего-вход ведомого (mosi).
- •6.2.3 Сигналы синхронизации (sck).
- •6.2.4 Выбор ведомого устройства (ss/).
- •6.3 Функциональное описание.
- •6.4 Регистры spi.
- •6.4.1 Регистр управления периферийным интерфейсом (spcr).
- •6.4.2 Регистр статуса поеледовательного периферийного интерфейса (spsr).
- •6.4.3 Регистр ввода/вывода spi.
- •7. Аналого-цифровой преобразователь.
- •7.1 Процесс преобразования.
- •7.2 Назначение каналов.
- •7.4 Работа в многоканальном режиме.
- •7.5 Работа в режимах stop и wait.
- •7.6 Регистр управления и статуса ацп (adctl).
- •Примечание:
- •Примечание:
- •7.7 Регистры результатов преобразований 1,2,3 и 4 (adr1, adr2, adr3 и adr4).
- •7.8 Подача питания на ацп и выбор источника синхронизации.
- •8. Программируемый таймер, прерывания реального времени и счетчик импульсов.
- •8.1 Программируемый таймер.
- •8.1.1 Счетчик.
- •8.1.2 Входная фиксация.
- •8.1.3 Выходное сравнение.
- •8.1.4 Управление вводом/выводом выходного сравнения 1.
- •8.1.5 Регистр принудительного сравнения таймера (cforc).
- •8.1.6 Регистр 1 маскирования выходного сравнения (oc1m).
- •8.1.7 Регистр данных выходного сравнения 1 (oc1d).
- •8.1.8 Регистр 1 управления таймером (tctl1).
- •8.1.9 Регистр 2 управления таймером (tctl2).
- •8.1.10 Регистр 1 маскирования прерываний таймера (tmsk1).
- •Примечание:
- •8.1.11 Регистр 1 флагов прерывания таймера (tflg1).
- •Примечание:
- •8.1.12 Регистр 2 маскирования прерываний таймера (tmsk2).
- •8.1.13 Регистр 2 флагов прерываний таймера (tflg2).
- •8.2 Прерывания реального времени.
- •8.3 Счетчик импульсов.
- •8.4 Регистр управления счетчиком импульсов (pactl).
- •9. Сброс, прерывания и режимы с пониженным потреблением энергии.
- •9.1 Варианты сброса.
- •9.1.1 Внешний вывод reset/.
- •9.1.2 Сброс при включении питания.
- •9.1.3 Сброс, вызываемый системой слежения.
- •9.1.4 Сброс тактового монитора.
- •9.1.5 Регистр выбора конфигурации (option).
- •9.2 Прерывания.
- •9.2.1 Программное прерывание (swi).
- •Примечание
- •9.2.2 Прерывание по неверному коду команды.
- •9.2.3 Биты маскирования прерываний регистра условий.
- •9.2.4 Структура приоритетов.
- •9.2.5 Регистр наивысшего приоритета I-прерывания (hprio).
- •9.3 Режимы пониженного энергопотребления.
- •9.3.1 Команда wait.
- •9.3.2 Команда stop.
- •10. Центральный процессор, режимы адресации и система команд.
- •10.1 Регистры цп.
- •10.1.1 Аккумуляторы a и b.
- •10.2 Режимы адресации.
- •10.2.1 Непосредственная адресация.
- •10.2.2 Прямая адресация.
- •10.2.3 Расширенная адресация.
- •10.2.4 Индексная адресация.
- •10.2.5 Неявная адресация.
- •10.2.6 Относительная адресация.
- •10.2.7 Байт префикса.
- •10.3 Система команд.
- •11. Электрические характеристики.
- •11.1 Максимальные диапазоны.
- •11.2 Температурные характеристики.
- •11.3 Энергопотребление.
- •11.4 Электрические характеристики.
- •11.5 Синхронизация.
- •11.7 Характеристики системы ацп.
- •11.8 Временные диаграммы шины расширенния.
- •11.9 Временные характеристики spi.
- •11.10 Характеристики эсппзу.
- •12. Корпус.
- •12.1 Расположение выводов.
- •12.2 Размеры корпуса.
5.4 Принимаемые данные (RxD).
Принимаемые данные - последовательные данные, которые поступают через линию ввода и последовательный интерфейс на внутреннюю шину. Схемы приемника синхронизируют ввод со скоростью, в 16 раз большей скорости передачи, эти синхронизирующие импульсы называются RT-импульсы.
Когда распознается старт-бит, то стартовый бит, каждый бит данный и стоп-бит тестируются три раза в момент прохождения 8 RT, 9 RT, 10 RT-импульсов (1 RT-импульс -это позиция, где бит начинается). Значение бита определяется по доминирующему значению в точках испытания.
|
предыдущий |
текущий бит |
испытание |
следующий |
| ||||||||||||||||||
|
|
RxD |
|
V |
V |
V |
|
| |||||||||||||||
|
|
16 R T |
1RT |
|
8RT |
9RT |
10 R T |
|
16 R T |
1 R T |
|
| |||||||||||
Рисунок 5-2. Метод проверки, используемый во всех битах.
5.5 Распознавание старт-бита.
Когда уровень сигнала на входе становится низким, он дополнительно тестируется еще три раза. Если по крайней мере две из трех проверок обнаружат логический ноль, то считается, что старт-бит определен корректно, иначе предполагается, что линия свободна. Если не во всех трех проверках обнаружен логический ноль, то устанавливается флаг шума. Старт-бит считается корректным, даже при установленном флаге шума.
16 x частота внутреннего генератора
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1RT |
|
2RT |
|
3RT |
|
4RT |
|
5RT |
|
6RT |
|
7RT |
|
8RT |
|
линия свободна
|
|
|
|
|
|
|
START
|
|
|
|
|
|
|
|
|
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
линия свободна шум
|
|
|
|
|
|
|
START
|
|
|
|
|
|
|
|
|
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
линия свбодна шум
|
|
|
|
|
|
|
START
|
|
|
|
|
|
|
|
|
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Рисунок 5-3. Примеры методов проверки стартового бита.
Если обнаружена ошибка кадрирования без определения сигнала останова (10 нулей для 8-битного формата или 11 нулей для 9-битного формата), схема продолжает работать как если бы был стоп-бит; стартовый фронт будет установлен искусственно. Последний бит, принятый в сдвиговый регистр инвертируется в логическую единицу и три логических единицы предопределяющих старт-бит устанавливаются в сдвиговый регистр проверок в течение интервала, когда ожидается появление старт-бита; следовательно старт-бит будет принят не раньше, чем ожидается.
|
данные |
¬¾пропущенный стоп¾® |
|
|
|
|
| ||
|
|
|
|
|
¬искуственный фронт |
старт-бит |
| ||
|
|
|
123 проверки |
|
|
|
|
|
данные |
(а) случай 1, низкий сигнал на линии приемника в течение искуссственного фронта
|
данные |
¬¾пропущенный стоп¾® |
|
|
|
|
| ||||
|
|
|
|
|
¬стартовый фронт |
старт-бит |
| ||||
|
|
|
123 проверки |
|
|
|
|
|
данные | ||
(б) случай 2, высокий сигнал на линии приемника в течение предполагаемого стартового фронта
Рис. 5-4. Искусственный старт-бит после ошибки кадрирования.
Если приемник обнаруживает, что ошибка кадрирования произошла в результате сигнала останова, то старт-бит не будет устанавливаться искусственно, и приемник должен обнаружить логическую единицу прежде, чем он распознает стартовый бит.
|
пропущенный стоп® |
|
|
|
правильный фронт |
|
| |||
|
сигнал останова® |
|
|
|
¯ |
|
| |||
|
|
|
|
|
|
|
|
стартовый бит |
| |
|
123 проверки |
|
123 проверки |
|
123 проверки |
123 проверки |
данные | |||
Рисунок 5-4. Старт-бит, следующий за сигналом останова.