- •Однокристальная микроЭвм
- •Содержание
- •1. Введение.
- •1.1 Характеристики.
- •1.2 Общее описание.
- •1.3 Программная модель.
- •1.4 Характеристики представителей семейства mc68hc11.
- •2. Описание сигналов и режимы работы.
- •2.1 Описание выводов.
- •2.1.1 Выводы питания (vdd) и земли (vss).
- •2.1.2 Сброс (reset/).
- •2.1.3 Входы внешней синхронизации (xtal и extal).
- •2.1.4 Вывод тактовой частоты синхронизации e (e).
- •2.1.5 Запрос прерывания (irq/).
- •2.1.6 Немаскируемое прерывание (xirq/).
- •2.1.7 Выводы moda/lir/ и modb/vstby.
- •2.1.8 Опорные напряжения ацп (vrLи vrh).
- •2.1.9 Строб b и чтение/запись (strb / r/w/).
- •2.1.10 Строб a и строб адреса (stra/as)
- •2.1.11 Сигналы портов.
- •2.2 Режимы работы.
- •2.2.1 Однокристальный режим.
- •2.2.2 Расширенный режим.
- •2.3 Специальный режим загрузки.
- •Примечание
- •Примечание
- •2.2.4 Дополнительные опции загрузчика программ.
- •2.2.5 Специальный режим теста.
- •3. Внутренняя память.
- •3.1 Карта памяти.
- •3.2 Озу и регистр отображения памяти (init).
- •3.5 Эсппзу.
- •3.5.1 Регистр управления эсппзу (pprog).
- •3.5.2 Регистр защиты эсппзу (bprot).
- •3.5.3 Программирование/стирание внутреннего эсппзу.
- •3.5.4 Регистр конфигурации системы (config).
- •Примечание: в этот момент недопустим сброс контроллера!!!
- •4. Параллельный ввод/вывод.
- •4.1 Порты ввода/вывода общего назначения (c и d).
- •4.2 Порты с фиксированным направлением ввода/вывода (a, b и e).
- •4.3 Простой стробируемый ввод/вывод.
- •4.3.1 Стробируемый ввод-порт c.
- •4.3.2 Стробируемый вывод-порт b.
- •4.4 Ввод/вывод с полным квитированием установления связи.
- •4.4.1 Протокол режима ввода с полным квитированием установления связи.
- •4.4.2 Протокол режима вывода с полным квитированием установления связи.
- •4.5 Регистр управления вводом/выводом (pioc).
- •5. Последовательный интерфейс связи (sci).
- •5.3 Особенности при работе в системах с несколькими приемниками.
- •5.4 Принимаемые данные (RxD).
- •5.5 Распознавание старт-бита.
- •5.6 Передаваемые данные (TxD).
- •5.7 Фунциональное описание.
- •5.8 Регистры sci.
- •5.8.1 Регистр данных последовательной связи (scdr).
- •5.8.2 Регистр управления 1 (sccr1).
- •5.8.3 Регистр управления 2 (sccr2).
- •5.8.4 Регистр статуса последовательной связи (scsr).
- •5.8.5 Регистр скорости приема/передачи (baud).
- •Примечание
- •Примечание
- •6. Последовательный периферийный интерфейс.
- •6.1 Общий обзор и характеристики.
- •6.2 Описание сигналов spi.
- •6.2.1 Вход ведущего-выход ведомого (miso).
- •6.2.2 Выход ведущего-вход ведомого (mosi).
- •6.2.3 Сигналы синхронизации (sck).
- •6.2.4 Выбор ведомого устройства (ss/).
- •6.3 Функциональное описание.
- •6.4 Регистры spi.
- •6.4.1 Регистр управления периферийным интерфейсом (spcr).
- •6.4.2 Регистр статуса поеледовательного периферийного интерфейса (spsr).
- •6.4.3 Регистр ввода/вывода spi.
- •7. Аналого-цифровой преобразователь.
- •7.1 Процесс преобразования.
- •7.2 Назначение каналов.
- •7.4 Работа в многоканальном режиме.
- •7.5 Работа в режимах stop и wait.
- •7.6 Регистр управления и статуса ацп (adctl).
- •Примечание:
- •Примечание:
- •7.7 Регистры результатов преобразований 1,2,3 и 4 (adr1, adr2, adr3 и adr4).
- •7.8 Подача питания на ацп и выбор источника синхронизации.
- •8. Программируемый таймер, прерывания реального времени и счетчик импульсов.
- •8.1 Программируемый таймер.
- •8.1.1 Счетчик.
- •8.1.2 Входная фиксация.
- •8.1.3 Выходное сравнение.
- •8.1.4 Управление вводом/выводом выходного сравнения 1.
- •8.1.5 Регистр принудительного сравнения таймера (cforc).
- •8.1.6 Регистр 1 маскирования выходного сравнения (oc1m).
- •8.1.7 Регистр данных выходного сравнения 1 (oc1d).
- •8.1.8 Регистр 1 управления таймером (tctl1).
- •8.1.9 Регистр 2 управления таймером (tctl2).
- •8.1.10 Регистр 1 маскирования прерываний таймера (tmsk1).
- •Примечание:
- •8.1.11 Регистр 1 флагов прерывания таймера (tflg1).
- •Примечание:
- •8.1.12 Регистр 2 маскирования прерываний таймера (tmsk2).
- •8.1.13 Регистр 2 флагов прерываний таймера (tflg2).
- •8.2 Прерывания реального времени.
- •8.3 Счетчик импульсов.
- •8.4 Регистр управления счетчиком импульсов (pactl).
- •9. Сброс, прерывания и режимы с пониженным потреблением энергии.
- •9.1 Варианты сброса.
- •9.1.1 Внешний вывод reset/.
- •9.1.2 Сброс при включении питания.
- •9.1.3 Сброс, вызываемый системой слежения.
- •9.1.4 Сброс тактового монитора.
- •9.1.5 Регистр выбора конфигурации (option).
- •9.2 Прерывания.
- •9.2.1 Программное прерывание (swi).
- •Примечание
- •9.2.2 Прерывание по неверному коду команды.
- •9.2.3 Биты маскирования прерываний регистра условий.
- •9.2.4 Структура приоритетов.
- •9.2.5 Регистр наивысшего приоритета I-прерывания (hprio).
- •9.3 Режимы пониженного энергопотребления.
- •9.3.1 Команда wait.
- •9.3.2 Команда stop.
- •10. Центральный процессор, режимы адресации и система команд.
- •10.1 Регистры цп.
- •10.1.1 Аккумуляторы a и b.
- •10.2 Режимы адресации.
- •10.2.1 Непосредственная адресация.
- •10.2.2 Прямая адресация.
- •10.2.3 Расширенная адресация.
- •10.2.4 Индексная адресация.
- •10.2.5 Неявная адресация.
- •10.2.6 Относительная адресация.
- •10.2.7 Байт префикса.
- •10.3 Система команд.
- •11. Электрические характеристики.
- •11.1 Максимальные диапазоны.
- •11.2 Температурные характеристики.
- •11.3 Энергопотребление.
- •11.4 Электрические характеристики.
- •11.5 Синхронизация.
- •11.7 Характеристики системы ацп.
- •11.8 Временные диаграммы шины расширенния.
- •11.9 Временные характеристики spi.
- •11.10 Характеристики эсппзу.
- •12. Корпус.
- •12.1 Расположение выводов.
- •12.2 Размеры корпуса.
8.1 Программируемый таймер.
В сотав программируемого таймера входит один шестнадцатиразрядный счетчик, на вход которого поступают импульсы с предделителя (с коэффициентом деления 1, 2, 4 или 16). На вход предделителя подается тактовая частота E. Входные функции таймера называются функциями входной фиксации. Эти функции переписывают состояние счетчика в ответ на обнаружения фронта на входной линии. Выходные функции, называемые функциями выходного сравнения, выполняют определенные действия в ответ на совпадение значения в счетчике и в шестнадцатиразрядном регистре выходного сравнения. Данная система таймера содержит три регистра входной фиксации и пять регистров выходного сравнения.
8.1.1 Счетчик.
Шестнадцатиразрядный счетчик, или регистр счетчика таймера, является ключевым элементом системы таймера. После сброса микроконтроллер настраивается на использование частоты E в качестве синхронизации для этого счетчика. Программная инициализация может настроить систему таким образом, чтобы использовать один из трех коэффициентов деления. Биты управления предделителем могут быть перезаписаны только в течение первых 64 циклов после сброса. Программа может в любое время считывать показания счетчика, никак не влияя на его состояние, поскольку его считывание и тактирование происходит в противоположных фазах сигнала E.
При чтении значения счетчика первым следует считывать старший байт. При чтении этого байта, младший байт помещается в буфер. Значение этого буфера не изменяется после сброса и доступ к нему происходит только при чении младшего байта счетчика. Для команд, считывающих два байта, эти два чтения происходят во время двух последовательных циклов шины.
Сам счетчик во время сброса устанавливается в $0000 и явлется регистром, доступным только для чтения с одним исключением: в режиме теста любая запись в старший байт счетчика, независимо от его величины, устанавливает в счетчике значение $FFF8.
При изменении значения счетчика с $FFFF на $0000 устанавливается флаг переполнения таймера (TOF) в регистре 2 флагов прерываний таймера (TFLG2). Прерывания разрешаются установкой бита разрешения прерываний (TOI) регистра 2 маскирования прерываний таймера (TMSK).
8.1.2 Входная фиксация.
Регистры входной фиксации это шестнадцатиразрядные регистры, которые доступны только для чтения и содержимое которых не изменяется во время сброса. Они используются для фиксирования значения счетчика в момент времени, когда на входной линии обнаруживается соответствующий фронт сигнала. Уровень перехода, при котором происходит запись значения, определяется соответствующими битами определения входного фронта (EDGxB и EDGxA) регистра TCL2.
Результат, содержащийся в регистре входной фиксации, соответствует значению счетчика в следующий E цикл после срабатывания логики обнаружения фронта сигнала. Появление выбранного фронта устанавливает бит ICxF регистра 1 флагов прерываний таймера (TFLG1) и может вызвать прерывание, если установлен(ы) соответствующий бит (или биты) ICxI регистра маскирования прерываний таймера (TMSK1). Чтение содержимого старшего байта регистра входной фиксации на один E цикл препятствует фиксации, чтобы позволить двухбайтовое чтение всего содержимого шестнадцатиразрядного регистра.
8.1.2.1 Входная фиксация 4. Вывод 3 порта A может использоваться для выполнения различных функций. После сброса бит 3 регистра направления порта A (DDRA3) регистра PACTL сбрасывается в ноль, что настраивает вывод 3 порта A на ввод данных. Этот вывод может использоваться для выполнения функции четвертой входной фиксации, (IC4) установкой бита I4/O5 регистра PACTL в единицу. При сбросе этот бит настраивается на выполнение функции выходного сравнения OC5 (сбросом в “0”). Если линия A.3 настроена на вывод (бит DDRA3 = 1) и разрешена функция входной фиксации IC4, то запись по линии 3 порта A вызывает фронт сигнала, что вызывает результате входную фиксацию. Все другие аспекты использования IC4 те же самые, что и других входных фиксаций, за исключением того, что шестнадцатиразрядный регистр выходного сравниния 5 может также служить и регистром входной фиксации 4. При работе в режиме входной фиксации 4, запрещается запись в регистр TI4O5. После сброса I4/O5 устанавливается как OC5. Функция OC5 не принимает во внимание DDRA3 и настраивает вывод 3 порта A на вывод всегда, когда биты OM5:OL5 не 0:0. Во всех других случаях работа OC5 аналогична работе других функций выходного сравнения.