- •Однокристальная микроЭвм
- •Содержание
- •1. Введение.
- •1.1 Характеристики.
- •1.2 Общее описание.
- •1.3 Программная модель.
- •1.4 Характеристики представителей семейства mc68hc11.
- •2. Описание сигналов и режимы работы.
- •2.1 Описание выводов.
- •2.1.1 Выводы питания (vdd) и земли (vss).
- •2.1.2 Сброс (reset/).
- •2.1.3 Входы внешней синхронизации (xtal и extal).
- •2.1.4 Вывод тактовой частоты синхронизации e (e).
- •2.1.5 Запрос прерывания (irq/).
- •2.1.6 Немаскируемое прерывание (xirq/).
- •2.1.7 Выводы moda/lir/ и modb/vstby.
- •2.1.8 Опорные напряжения ацп (vrLи vrh).
- •2.1.9 Строб b и чтение/запись (strb / r/w/).
- •2.1.10 Строб a и строб адреса (stra/as)
- •2.1.11 Сигналы портов.
- •2.2 Режимы работы.
- •2.2.1 Однокристальный режим.
- •2.2.2 Расширенный режим.
- •2.3 Специальный режим загрузки.
- •Примечание
- •Примечание
- •2.2.4 Дополнительные опции загрузчика программ.
- •2.2.5 Специальный режим теста.
- •3. Внутренняя память.
- •3.1 Карта памяти.
- •3.2 Озу и регистр отображения памяти (init).
- •3.5 Эсппзу.
- •3.5.1 Регистр управления эсппзу (pprog).
- •3.5.2 Регистр защиты эсппзу (bprot).
- •3.5.3 Программирование/стирание внутреннего эсппзу.
- •3.5.4 Регистр конфигурации системы (config).
- •Примечание: в этот момент недопустим сброс контроллера!!!
- •4. Параллельный ввод/вывод.
- •4.1 Порты ввода/вывода общего назначения (c и d).
- •4.2 Порты с фиксированным направлением ввода/вывода (a, b и e).
- •4.3 Простой стробируемый ввод/вывод.
- •4.3.1 Стробируемый ввод-порт c.
- •4.3.2 Стробируемый вывод-порт b.
- •4.4 Ввод/вывод с полным квитированием установления связи.
- •4.4.1 Протокол режима ввода с полным квитированием установления связи.
- •4.4.2 Протокол режима вывода с полным квитированием установления связи.
- •4.5 Регистр управления вводом/выводом (pioc).
- •5. Последовательный интерфейс связи (sci).
- •5.3 Особенности при работе в системах с несколькими приемниками.
- •5.4 Принимаемые данные (RxD).
- •5.5 Распознавание старт-бита.
- •5.6 Передаваемые данные (TxD).
- •5.7 Фунциональное описание.
- •5.8 Регистры sci.
- •5.8.1 Регистр данных последовательной связи (scdr).
- •5.8.2 Регистр управления 1 (sccr1).
- •5.8.3 Регистр управления 2 (sccr2).
- •5.8.4 Регистр статуса последовательной связи (scsr).
- •5.8.5 Регистр скорости приема/передачи (baud).
- •Примечание
- •Примечание
- •6. Последовательный периферийный интерфейс.
- •6.1 Общий обзор и характеристики.
- •6.2 Описание сигналов spi.
- •6.2.1 Вход ведущего-выход ведомого (miso).
- •6.2.2 Выход ведущего-вход ведомого (mosi).
- •6.2.3 Сигналы синхронизации (sck).
- •6.2.4 Выбор ведомого устройства (ss/).
- •6.3 Функциональное описание.
- •6.4 Регистры spi.
- •6.4.1 Регистр управления периферийным интерфейсом (spcr).
- •6.4.2 Регистр статуса поеледовательного периферийного интерфейса (spsr).
- •6.4.3 Регистр ввода/вывода spi.
- •7. Аналого-цифровой преобразователь.
- •7.1 Процесс преобразования.
- •7.2 Назначение каналов.
- •7.4 Работа в многоканальном режиме.
- •7.5 Работа в режимах stop и wait.
- •7.6 Регистр управления и статуса ацп (adctl).
- •Примечание:
- •Примечание:
- •7.7 Регистры результатов преобразований 1,2,3 и 4 (adr1, adr2, adr3 и adr4).
- •7.8 Подача питания на ацп и выбор источника синхронизации.
- •8. Программируемый таймер, прерывания реального времени и счетчик импульсов.
- •8.1 Программируемый таймер.
- •8.1.1 Счетчик.
- •8.1.2 Входная фиксация.
- •8.1.3 Выходное сравнение.
- •8.1.4 Управление вводом/выводом выходного сравнения 1.
- •8.1.5 Регистр принудительного сравнения таймера (cforc).
- •8.1.6 Регистр 1 маскирования выходного сравнения (oc1m).
- •8.1.7 Регистр данных выходного сравнения 1 (oc1d).
- •8.1.8 Регистр 1 управления таймером (tctl1).
- •8.1.9 Регистр 2 управления таймером (tctl2).
- •8.1.10 Регистр 1 маскирования прерываний таймера (tmsk1).
- •Примечание:
- •8.1.11 Регистр 1 флагов прерывания таймера (tflg1).
- •Примечание:
- •8.1.12 Регистр 2 маскирования прерываний таймера (tmsk2).
- •8.1.13 Регистр 2 флагов прерываний таймера (tflg2).
- •8.2 Прерывания реального времени.
- •8.3 Счетчик импульсов.
- •8.4 Регистр управления счетчиком импульсов (pactl).
- •9. Сброс, прерывания и режимы с пониженным потреблением энергии.
- •9.1 Варианты сброса.
- •9.1.1 Внешний вывод reset/.
- •9.1.2 Сброс при включении питания.
- •9.1.3 Сброс, вызываемый системой слежения.
- •9.1.4 Сброс тактового монитора.
- •9.1.5 Регистр выбора конфигурации (option).
- •9.2 Прерывания.
- •9.2.1 Программное прерывание (swi).
- •Примечание
- •9.2.2 Прерывание по неверному коду команды.
- •9.2.3 Биты маскирования прерываний регистра условий.
- •9.2.4 Структура приоритетов.
- •9.2.5 Регистр наивысшего приоритета I-прерывания (hprio).
- •9.3 Режимы пониженного энергопотребления.
- •9.3.1 Команда wait.
- •9.3.2 Команда stop.
- •10. Центральный процессор, режимы адресации и система команд.
- •10.1 Регистры цп.
- •10.1.1 Аккумуляторы a и b.
- •10.2 Режимы адресации.
- •10.2.1 Непосредственная адресация.
- •10.2.2 Прямая адресация.
- •10.2.3 Расширенная адресация.
- •10.2.4 Индексная адресация.
- •10.2.5 Неявная адресация.
- •10.2.6 Относительная адресация.
- •10.2.7 Байт префикса.
- •10.3 Система команд.
- •11. Электрические характеристики.
- •11.1 Максимальные диапазоны.
- •11.2 Температурные характеристики.
- •11.3 Энергопотребление.
- •11.4 Электрические характеристики.
- •11.5 Синхронизация.
- •11.7 Характеристики системы ацп.
- •11.8 Временные диаграммы шины расширенния.
- •11.9 Временные характеристики spi.
- •11.10 Характеристики эсппзу.
- •12. Корпус.
- •12.1 Расположение выводов.
- •12.2 Размеры корпуса.
9.1.3 Сброс, вызываемый системой слежения.
В состав микроконтроллера включена система слежения (Computer Operating Properly - COP) за правильностью работы программы. При использовании COP сброс, вызванный системой, выполняется через регулярные периоды веремени, так что COP никогда не допустит зацикливания программы дольше определенного времени.
Система управления COP включает специальные биты, которые позволяют определить один из четырех периодов времени или полностью запретить работу COP. COP имеет отдельный вектор сброса.
Бит управления NOCOP, который определяет, будет ли COP вызывать сброс или нет, встраивается как ячейка ЭСППЗУ в регистр CONFIG. Однажды запрограммированный, этот бит остается установленным (или очищенным) даже при отключении питания, и работа COP разрешена или запрещена независимо от выполняемой программы. В режиме теста бит NOCOP может быть переустановлен для предотвращения генерации аппаратного сброса от COP.
Два других управляющих бита регистра OPTION выбирают один из четырех периодов работы таймера COP. Продолжительность периода зависит от частоты синхронизации E. В таблице 9-1 приведены продолжительность периода в зависимости от состояния управляющих битов CR1 и CR0 для различных значений тактовой частоты E.
По умолчанию оба эти управляющих бита сброшены, что соответствует самому короткому периоду.
|
CR1 |
CR0 |
Коэф-т деления E |
XTAL=
Период -0/+15.6 мс |
XTAL= 8.0 МГц Период 0/+16.4 мс |
XTAL= 4.9152 МГц Период -0/+26.7 мс |
XTAL= 4.0 МГц Период -0/+32.8 мс |
XTAL= 3.6864 МГц Период -0/+35.6 мс |
|
0 |
0 |
1 |
15.625 мс |
16.384 мс |
26.667 мс |
32.768 мс |
35.556 мс |
|
0 |
1 |
4 |
62.5 мс |
65.536 мс |
106.67 мс |
131.07 мс |
142.22 мс |
|
1 |
0 |
16 |
250 мс |
262.14 мс |
426.67 мс |
524.29 мс |
568.89 мс |
|
1 |
1 |
64 |
1 с |
1.049 с |
1.707 с |
2.1 с |
2.276 с |
|
|
|
E= |
2.1 МГц |
2.0 МГц |
1.2288 МГц |
1.0 МГц |
921.6 КГц |
Таблица 9-1.
Продолжительность периода COP в зависимости от значения битов CR1 и CR0.
Для того, чтобы сбросить COP, необходимо выполнить следующую последовательность действий:
1) Записать значение $55 в регистр сброса COP (COPRST) по адресу $103A;
2) Записать значение $AA в тот же самый регистр.
Команды записи должны происходить в указанном порядке. Между двумя записями можно выполнить любое количество инструкций, но обе команды записи должны быть выполнены до следующего сброса вызванного системой COP. Время между двумя последовательностями программных сбросов никогда не должно превышать величину COP периода. Чтение регистра COPRST не возращает значащих данных и не оказывает никакого влияния на работу таймера системы слежения.
9.1.4 Сброс тактового монитора.
Работа тактового монитора разрешается установкой управляющего бита CME регистра OPTION. Когда бит CME сброшен, работа монитора запрещена. Если же бит CME установлен, то тактовый монитор определяет отсутствие сигнала E часов за определенный промежуток времени. Величична этого промежутка зависит от параметров работы и может быть от 5 до 100 микросекунд. Это означает, что при тактовой частоте E 200 КГц и больше монитор никогда не вызовет сбой и, наоборот, при частоте менее 10 КГц монитор будет одназначно вызывать сбой. Таким образом, системы, работающие на частоте около 200 КГц или ниже не должны использовать тактовый монитор.
При обнаружении сбоя частоты синхронизации схемы монитора вызывают системный сброс. Этот сброс передается внешней системе через двунаправленный вывод RESET/. Система тактового монитора имеет отдельный вектор сброса.
При использовании в одной и той же системе режима STOP и тактового монитора следует внимательно планировать процесс работы, так как после остановки генератора тактовый монитор будет вызывать сброс, при условии, что работа монитора разрешена на момент перехода в режим STOP.
Тактовый монитор обычно используется для дублирования работы системы слежения. Так как система слежения требует для своей работы тактовых импульсов от таймера, то она не обнаружит сбой системы при отсутствии тактовых импульсов. В этом случае монитор часов обнаружит данный сбой и принудительно переведет микропроцессор в состояние сброса. Следует заметить, что для перехода микропроцессора в состояние сброса не требуется наличия тактовых импульсов, хотя они необходимы для возвращения из состояния сброса к нормальному режиму работы.