5.8.4 Регистр статуса последовательной связи (scsr).

В SCSR содержатся биты состояния системы SCI и которые используются для генерации прерывания.

	7	6	5	4	3	2	1	0
$102E	TDRE	TC	RDRF	IDLE	OR	NF	FE	0	SCSR
Сброс	1	1	0	0	0	0	0	0

TDRE -готовность передатчика.

Бит TDRE устанавливается, чтобы показать, что содержимое регистра данных уже помещено в сдвиговый регистр передатчика. Этот бит сбрасывается при чтении из SCSR после записи в SCDR.

TC -передача завершена.

Бит TC устанавливается в конце кадра данных, загогловка, сигнала останова, если:

1) TE=1, TDRE=1, и нет данных, заголовка или сигнала останова, которые должны быть переданы;

2) TE=0, и данные, заголовок, сигнал в сдвиговом регистре передатчика уже переданы

Бит TC это флаг, показывающий, что выполнилось одно из вышеназванных условий. Этот бит сбрасывается при чтении из SCSR после записи в SCDR.

RDRF -готовность приемника.

Бит RDRF уставливается, когда данные из сдвигового регистра приемника перемещаются в SCDR. Этот бит сбрасывается при чтении из SCSR после чтения из SCDR.

IDLE -определение свободной линии.

Установленный бит IDLE показывает, что приемник обнаружил свободную линию. Этот бит сбрасывается при чтении из SCSR после чтения из SCDR. Если IDLE сброшен, то он не установится снова до тех пор пока линия RxD не станет активной, а затем снова свободной.

OR -ошибка переполнения.

Бит OR устанавливается, когда следующий байт должен быть передан из сдвигового регистра приемника в SCDR, а SCDR уже заполнен (бит RDRF установлен). Когда происходит ошибка переполнения, данные, которые вызвали ошибку переполнения, теряются, а данные которые уже были в SCDR не будут разрушены. Этот бит сбрасывается при чтении из SCSR после чтения из SCDR.

NF -флаг шума.

Бит NF устанавливается, если обнаружен шум в любом из принимаемых бит, включая старт- и стоп-бит. Бит NF не устанавливается, пока установлен бит RDRF. Этот бит сбрасывается при чтении из SCSR после чтения из SCDR.

FE -ошибка кадрирования.

Бит FE устанавливается, когда в принимаемом символе отсутствует стоп-бит. Бит FE устанавливаетя одновременно с битом RDRF. Если принятый байт вызывает как ошибку кадрирования, так и ошибку переполнения, то процессор распознает только ошибку переполнения. Бит FE препятствует перемещению данных в SCDR, пока он не будет сброшен. Этот бит сбрасывается при чтении из SCSR после чтения из SCDR.

Бит 0 -не используется, при чтении всегда возвращает ноль.

5.8.5 Регистр скорости приема/передачи (baud).

Регистр BAUD управляет выбором скорости обмена при приеме и передаче. Биты SCP0-SCP1 работают как предделитель для битов SCR0-SCR2. А все вместе эти биты обеспечивают множество комбинаций скоростей приема/передачи данных для заданной частоты синхронизации.

	7	6	5	4	3	2	1	0
$102B	TCLR	0	SCP1	SCP0	RCKB	SCR2	SCR1	SCR0	BAUD
Сброс	1	1	0	0	0	U	U	U

TCLR -сброс счетчиков скорости приема/передачи (тест).

Этот бит используется для сброса цепи счетчиков скорости при заводском тестировании. TCLR сброшен и не может быть установлен в обычных режимах работы.

SCP1 и SCP2 -выбор предделителя скорости приема/передачи.

тактовая частота E делится на числа, указанные в таблице 5-1. Эта частота поступает на вход делителя, который управляется битами SCR2-SCR0.

SCP1	SCP0	Частота встроенного таймера делится на
0	0	1
0	1	3
1	0	4
1	1	13

Таблица 5-1. Первая стадия предделителя

SCR2, SCR1 и SCR0-выбор скорости приема/передачи.

Эти три бита выбирают скорость как для приемника так и для передатчика. После предделителя скорость делится на числа указаные в таблице 5-2.

SCR2	SCR1	SCR0	Частота с выхода предделителя делится на
0	0	0	1
0	0	1	2
0	1	0	4
0	1	1	8
1	0	0	16
1	0	1	32
1	1	0	64
1	1	1	128

Таблица 5-2. Вторая стадия предделителя

RCKB -проверка тактовой частоты генератора скорости приема/передачи (тест).

Этот бит используется при заводском тестировании чтобы позволить операцию исключающее ИЛИ импульсов синхронизации приемника и импульсов синхронизации передатчика, с выводом на линию TxD.

такто-вая часто-та

®

¸4

®

SCP0-SCP1 управле-ние предде-лителем

®

SCR0-SCR2 выбор скорости према/передачи

®

синхронизация при-емника SCI (RT)

®

¸16

®

синхронизация пере-датчика SCI (Tx)

Рисунок 5-7. Схема деления тактовой частоты.

бит SCP		Часто-та де-	Частота кварцевого генератора (МГц)
1	0	лится на	8.3886	8.0	4.9152	4.0	3.6864
0	0	1	131 072 бод	125 000 бод	76 800 бод	62 500 бод	57 600 бод
0	1	3	43 690 бод	41 666 бод	25 600 бод	20 833 бод	19 200 бод
1	0	4	32 768 бод	31 250 бод	19 200 бод	15 625 бод	14 400 бод
1	1	13	10 082 бод	9600 бод	5 907 бод	4800 бод	4430 бод

Таблица 5-3. Максимальные скорости обмена для заданных значений частоты кварцевого тактового генератора и константы предделения.

бит SCR			делится		скорость обмена после предделителя
2	1	0		на		131 072 бод	32 768 бод	76 800 бод	19 200 бод	9600 бод
0	0	0		1		131 072 бод	32 768 бод	76 800 бод	19 200 бод	9600 бод
0	0	1		2		65 536 бод	16 384 бод	38 400 бод	9600 бод	4800 бод
0	1	0		4		32 768 бод	8 192 бод	19 200 бод	4800 бод	2400 бод
0	1	1		8		16 384 бод	4 096 бод	9600 бод	2400 бод	1200 бод
1	0	0		16		8 192 бод	2 048 бод	4800 бод	1200 бод	600 бод
1	0	1		32		4 096 бод	1 024 бод	2400 бод	600 бод	300 бод
1	1	0		64		2 048 бод	512 бод	1200 бод	300 бод	150 бод
1	1	1		128		1 024 бод	256 бод	600 бод	150 бод	75 бод

Таблица 5-4. Скорость обмена при заданной скорости после предделителя

На схеме 5-7 и в таблицах 5-3 и 5-4 показана цепочка делителей скорости приема/передачи. Следует заметить, что существует жесткая связь между частотами синхронизации приемника и передатчика (частота синхронизацииприемника в 16 раз больше). Цепочка делителей управляется при помощи комбинации бит SCP0-SCP1 и SCR0-SCR2 в регистре скорости приема/передачи