- •Мікропроцесорна техніка
- •Мікропроцесорна техніка
- •Вступ....................................................................................5
- •Типові 8- та 16- розрядні мікропроцесори
- •5. Організація взаємодії мп з зовнішнім
- •1 Основні терміни. Структура та функціонування мікропроцесорної системи
- •2. Представлення чисел і елементи двійкової арифметики в цифрових пристроях
- •2.1 Позиційні системи числення
- •Шістнадцяткова система
- •Двійкова арифметика
- •Форми представлення чисел
- •3 Загальна характеристика та класифікація мп. Родини та комплекти мп.
- •Огляд мікропроцесорів відомих фірм-виробників
- •4 Типові 8- та 16- розрядні мікропроцесори для побудови мпс
- •4.1 Восьмирозрядний мікропроцесор 8080а
- •4.1.1 Архітектура і режими роботи мікропроцесора Архітектура мікропроцесора к580вм80а
- •4.1.2 Проектування центрального процесора
- •4.1.3 Система команд мп
- •4.2.1 Загальна характеристика ,архітектура та функціонування мікропроцесор
- •Архітектура мікропроцесора
- •Адресування пам'яті і організація вводу-виводу
- •Режими адресації
- •4.2.2 Система команд мікропроцесора вм86
- •5. Організація взаємодії мп з зовнішнім середовищем.
- •5.1 Інтерфейс
- •5.2 Порти вводу-виводу
- •5.3 Організація взаємодії елементів мпс
- •5.4 Типові методи вводу-виводу інформації в мпс
- •5.5 Інтерфейс з пзп
- •Інтерфейс з озп
- •Інтерфейс портів вводу/виводу
- •5.8 Загальні засади синтезу дешифраторів зовнішніх пристроїв
- •6 Пам’ять мікропроцесорних пристроїв
- •6.1 Основні характеристики і класифікація запам’ятовуючих
- •6.2 Надоперативні і оперативні запам’ятовуючі пристрої
- •6.3 Постійні запам’ятовуючі пристрої
- •Запам’ятовуючі пристрої з послідовним доступом
- •6.4 Організація модулів пам'яті мпс
- •7. Інтерфейсні віс для проектування мпс
- •7.1 Програмований адаптер паралельного інтерфейсу
- •7.2 Програмований зв’язковий адаптер
- •7.3 Програмований інтервальний таймер
- •8 Однокристальні мікроЕом
- •8.1.1 Мікроконтролер мк 51
- •Арифметико-логічний пристрій
- •Доступ до зовнішньої і резидентної пам’яті
- •Типи операндів та способи адресації
- •Команди логічних операцій
- •Команди операцій з бітами
- •Команди передачі керування
- •8.1.2 Родина мк52
- •8.1.3 Перспективна розробка фірми analog devices
- •8.2 Мікроконтролери фірми microchip
- •Основи програмування на мові Асемблера
- •Формат бланка асемблерної програми
- •9.2 Директиви асемблера
- •9.3 Макрокоманди
- •10 Загальні засади і особливості програмування та відлагодження мікропроцесорних пристроїв
- •10.1.2 Етапи проектування мпс
- •10.2.1 Системи програмування
- •10.2.2 Засоби трансляції і компіляції
- •10.2.3 Засоби редагування зв’язків і компоновки
- •10.3 Засоби відлагодження мікропроцесорних систем
- •Засоби для контролю та відлагодження аз мпс
- •10.3.1 Засоби відлагодження мікропроцесорних програм
- •10.3.2 Засоби комплексного відлагодження мпс
- •11.Когутяк м.І.Мікропроцесорний комплект к580 і його використання в керуванні.Навчальний посібник.- Івано-Франківськ ,2000.-96с.
- •13. Когутяк м. І.Однокристальні мікроЕом.Родина мк51 .Навчальний посібник.- Івано-Франківськ ,2000.-56с
8.2 Мікроконтролери фірми microchip
Мікроконтролери фірми Microchip поєднують в собі високу швидкодію, низьку ціну, малий розмір і взагалі найкраще співвідношення ціна/швидкодія серед виробників . Більше 120 мільйонів чіпів фірма щорічно продукує на ринок для комп’ютерної периферії, офісної автоматики, систем автоматизованого контролю, систем безпеки та телекомунікацій.
Фірма Microchip пропонує чотири родини 8-бітних мікроконтролерів для задоволення будь-яких потреб: PIC16C5X 12-бітне програмне слово, PIC16CXXX 14-бітне програмне слово, PIC17CXXX 16-бітне програмне слово, PIC18CXXX розширене 16-бітне програмне слово і PIC12CXXX з 12-бітним або 14-бітним програмним словом(табл.8.19). Всі родини мають низьковольтне живлення , не потребують великої потужності і виконані в різноманітних корпусах.
Такі широко застосовані родини мікроконтролерів як PIC16C5X, PIC16CXXX і PIC17CXXX зроблені на RISC архітектурі. Сьогодні перша родина мікроконтролерів PIC12CXXX, також приєднуєься до вище згаданих, використовуючи в собі 8-бітну високошвидкісну RISC-архітектуру. Microchip є піонером у використанні RISC-архітектури, яка допомагає досягти високої швидкості і ефективності.
Коротка загальна характеристика родин .
PIC12CXXX
Родина PIC12CXXX випускається фірмою Microchip на базі RISC-архітектури у восьмививідному корпусі . Чіпи PIC12CXXX випускаються 12-бітн і або 14-бітні , з низьковольтним живленням ( 2.5V) , керуванням переривань (interrupt handling) і апаратним стеком (hardware stack). Дана родина чіпів хоч і є швидкодійними але широко не застосовуються через ціну або розміри.
PIC16C5X Дана родина навпаки від попередньої широко застосовується. PIC16C5X-контролери є 12-бітними і часто пропонуються в 18-, 20- і 28-вивідних корпусах. Низьковольтне живлення(до 2.0V), робить цю родину ідеальною для систем з гальванічним елементом. Крім того, чіп PIC16HV5XX може працювати безпосередньо від батарейки до 15 вольт.
PIC16CXXX Ця родина є самою швидкодійною з всіх 14-бітних і з 8-бітними аналого-цифровими перетворювачами, які випускає фірма Microchip. PIC16CXXX-чіпи мають цілий ряд конфігурацій – від 18 до 68-вивідних корпусів, від низького до високого рівня периферійної інтеграції. Чіпи є 14-бітними, мають можливість керування перериваннями і 8-рівневий апаратний стек.
PIC17CXXX Родина PIC17CXXX є найшвидкодійнішою зі всіх 8-бітних мікроконтролерів даної фірми. Родина PIC17CXXX зроблена на базі швидкої RISC-архітектури з 16-бітним програмним словом, розширеною структурою , потужним керування перериваннями та 16-рівневим стеком.
PIC18CXXX
PIC18Cxxх – це родина швидких , статично захищених , 16-бітних мікроконтролерів з інтегрованими аналого-цифровими перетворювачами. Дана родина розроблена на базі розширеної RISC-архітектурі. PIC18Cxxx має розширені функції ядра, 32 рівневий стек і внутрішні і зовнішні джерела переривань. Розділені шини керування і даних архітектури Harvard дозволяють функціонувати 16-бітному слову разом з 8-бітними даними. Дворівнева шина керування дозволяє виконувати дію за один такт, окрім програм, які виконуються за два такти. Всього є 68 інструкцій(розширений набір). Крім того, великий регістр, який є архітектурною інновацією, дає великий приріст швидкодії. Також у функції цієї родини входять програмовані - Low Voltage Detect (LVD) і Brown-Out Detect (BOR).
Таблиця 8.19 -Технічна характеристика окремих представників родин РІС-процесорів
Тип |
ЕРROM Prog/Data Слів/байт |
Data RAМMБ |
Такто- ва частота MHz |
Порт I/O |
АЦП 8-біт |
Стан- дартні I/O |
PWM |
Brown Out |
Компаратор |
Таймер
|
12СЕ518 |
512x12 768 |
25 |
4 |
6 |
- |
- |
- |
- |
- |
1 + WDT |
12СЕ519 |
1024х14 1536 |
41 |
4 |
6 |
- |
- |
- |
- |
- |
1 + WDT |
12С671 |
1024х14 1792 |
128 |
10 |
6 |
4 |
- |
- |
- |
- |
1 + WDT |
12С672 |
2048х14 3584 |
128 |
10 |
6 |
4 |
- |
- |
- |
- |
1 + WDT |
12СЕ673 |
1024х14 1536 |
128 |
10 |
6 |
4 |
- |
- |
- |
- |
1 + WDT |
12СЕ674 |
2048x14 3584 |
128 |
10 |
6 |
4 |
- |
- |
- |
- |
1 + WDT |
16С505 |
1024х12 1536 |
72 |
20 |
12 |
- |
- |
- |
- |
- |
1 + WDT |
16С52 |
384х12 572 |
25 |
4 |
12 |
- |
- |
- |
- |
- |
1 |
16С54 |
512х12 768 |
25 |
20 |
12 |
- |
- |
- |
- |
- |
1 + WDT |
16С642 |
4096х14 7168 |
176 |
20 |
22 |
- |
- |
- |
+ |
2 |
1 + WDT |
16С61 |
1024х14 1792 |
36 |
20 |
13 |
- |
- |
- |
- |
- |
1 + WDT |
16С620 |
512х14 896 |
80 |
20 |
13 |
- |
- |
- |
+ |
2 |
1 + WDT |
16С71 |
1024х14
|
128 |
20 |
13 |
4 |
- |
- |
+ |
- |
1 + WDT |
1 17С42 |
2048х16 4096
|
232 |
33 |
33 |
- |
USART |
2 |
- |
- |
4 + WDT |
17С552 |
8192х16 16384 |
454 |
33 |
50 |
12 |
USART(2), I²C/SPI |
3 |
+ |
- |
4 + WDT |
17C756 |
16384х1632768 |
902 |
33 |
50 |
12 |
USART(2), I²C/SPI |
3 |
+ |
- |
4 + WDT |
18С242 |
8192х16 16384 |
512 |
40 |
23 |
10 |
USART(2), I²C/SPI |
2 |
+ |
- |
4 + WDT |
18С252 |
16384х16 32768 |
1536 |
40 |
23 |
10 |
USART(2), I²C/SPI |
2 |
+ |
- |
4 + WDT |
18С442 |
8192х16 16384 |
512 |
40 |
34 |
10 |
USART(2), I²C/SPI |
2 |
+ |
- |
4 + WDT |
Архітектура контролерів грунтується на концепції окремих шин і областей пам’яті для даних і для команд(Гарвардська архітектура).Шини даних і пам’яті даних (ОЗП)-мають ширину 8 бітів , а програмна пам’ять (ПЗП) має ширину 12,14 або 16 бітів в залежності від типу РІС-процесора.Така концепція забезпечує просту, але потужну систему команд , розроблену так ,що бітові ,байтові і регістрові операції працюють з високою швидкістю з перекриванням часу добування команди і циклів виконання . 12,14 або 16-бітова ширина програмної пам’яті забезпечує добування команди за один цикл.Двоступеневий конвеєр дозволяє одночасне добування і виконання команд .В РІС-процесорах пам’ять програм розміщена в середині кристала і не може бути нарощена із зовні.
╔═══════════════════╗
╔═════════╗ ╔══════════╗ ║ А Л П ║ ╔══════════╗
║ Stack 1 ║ ║ PC ║ ╟─────────┬─────────╢ ║ ОЗП ║
╟ .... ╢▒▒▒▒║ 13 bit ║▒▒▒▒║ W reg │ Status ║ ║ 128 *8 ║
║ Stack 8 ║ ╚════▄▄════╝ ╚═══▄▄═══▄▄═════════╝ ╚════▄▄════╝
╚═════════╝ ╔════▀▀════╗ ▒▒ ▒▒ ▒▒
║ EPROM ║▒▒▒▒▒▒▒▒▒▒ ▒▒ ▒▒
║ prog.MEM ║ ▒▒ 8-bit Data Bus ▒▒
║1024 * 14 ║▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒
╚══════════╝ ▒▒ ▒▒
▒▒ ╔════════╗ ╔════▀▀═════╗
╔═══TRISA═════╗ ▒▒▒║ RTCC ║ ║Option Reg ║
RA ╔═══╩══════════╗ ║ ▒▒ ╚═══╤════╝ ╚═══════════╝
▒▒─┬──╢ Порт RA0-RA3 ║▒▒▒▒▒▒ │ ╔═══════════╗ RTCC
│ ║ 4-bit ╠══╝ ▒▒ └────────╢ WDT/RTCC ╟─────▒▒
│ ╚══════════════╝ ▒▒ ┌──╢ Подільник ║
│ ╔═══TRISB═════╗ ▒▒ │ ╚═════╤═════╝
RB │ ╔═══╩══════════╗ ║ ▒▒ │ ╔═════╧═════╗
▒▒────╢ Порт RB0-RB7 ║▒▒▒▒▒▒ ┌──── │──╢ WatchDog ║
│ ║ 8-bit ╠══╝ ▒▒ │ │ ║ Tаймер ║
│ ╚══════════════╝ ▒▒ │ │ ╚═══════════╝ OSC1
│ ╔════════════════╗ ▒▒ │ │ ╔═══════════╗ ┌───▒▒
│ ║ ║ ▒▒ │ └──╢Генератор ╟─┘ OSC2
│ ║ АЦП ║ ▒▒ │ Sleep ║ таймера і ╟─────▒▒
└─║4 аналогові ║▒▒▒▒▒ │ ─────╢контролера ╟─┐ MCLR
║ канали ║ │ ╚═╤═════════╝ └───▒▒
║ ║ │Конфіг. │Вибір генератора
╚════════════════╝ ╔══╧══════════╧═════════╗
Конфігурація( EPROM ) РІС16С71
╚═══════════════════════╝
На рис.8.9 подана стуктурна схема контролера РІС16С71 .Даний контролер має такі архітектурні елементи :
-8-рівневий стек;
-АЛП з яким безпосередньо взаємодіють акумулятор(W-регістр) та регістр ознак АЛП з бітами вибору сторінок пам’яті (STATUS-регістр);
-пам’ять команд об’ємом 1024х14 ,яка адресується безпосередньо з лічильника команд РС;
-ОЗП розміром 128х8 ,який можна адресувати прямо і опосередковано;
-два порти :5 ліній порт RA і 8 ліній порт RB з побітовим індивідуальним налагодженням на ввід чи вивід , які можуть використовуватись для підключення до чотирьох 8-бітових АЦП і до лінії зовнішнього переривання ; настроювання портів здійснюється через керуючі регістри TRISA і TRISB ,які доступні програмісту;
-таймер / лічильник RTCC ;
-внутрішній програмований подільник частоти з максимальним коефіцієнтом 128;
-Watchdog- таймер(WDT ) з незалежним генератором , який формує затримку у 18 мс та сигнал обнуління;
-регістр OPTION ,який визначає конфігурацію попереднього подільника , а саме куди він буде під’єднаний до RTCC чи WDT;
-генератор тактової частоти з різними режимами роботи;
-регістр вибору конфігурації , який задає тип генератора , дозвіл на роботу WDT- таймера ,витримки після включення живлення , режим захисту кодів.
Інші контролери мають аналогічну архітектуру з деякими новими елементами ,які розширюють їх функціональні можливості . Зокрема може бути розширена пам’ять програм і даних(ЕРROM) .