- •Мікропроцесорна техніка
- •Мікропроцесорна техніка
- •Вступ....................................................................................5
- •Типові 8- та 16- розрядні мікропроцесори
- •5. Організація взаємодії мп з зовнішнім
- •1 Основні терміни. Структура та функціонування мікропроцесорної системи
- •2. Представлення чисел і елементи двійкової арифметики в цифрових пристроях
- •2.1 Позиційні системи числення
- •Шістнадцяткова система
- •Двійкова арифметика
- •Форми представлення чисел
- •3 Загальна характеристика та класифікація мп. Родини та комплекти мп.
- •Огляд мікропроцесорів відомих фірм-виробників
- •4 Типові 8- та 16- розрядні мікропроцесори для побудови мпс
- •4.1 Восьмирозрядний мікропроцесор 8080а
- •4.1.1 Архітектура і режими роботи мікропроцесора Архітектура мікропроцесора к580вм80а
- •4.1.2 Проектування центрального процесора
- •4.1.3 Система команд мп
- •4.2.1 Загальна характеристика ,архітектура та функціонування мікропроцесор
- •Архітектура мікропроцесора
- •Адресування пам'яті і організація вводу-виводу
- •Режими адресації
- •4.2.2 Система команд мікропроцесора вм86
- •5. Організація взаємодії мп з зовнішнім середовищем.
- •5.1 Інтерфейс
- •5.2 Порти вводу-виводу
- •5.3 Організація взаємодії елементів мпс
- •5.4 Типові методи вводу-виводу інформації в мпс
- •5.5 Інтерфейс з пзп
- •Інтерфейс з озп
- •Інтерфейс портів вводу/виводу
- •5.8 Загальні засади синтезу дешифраторів зовнішніх пристроїв
- •6 Пам’ять мікропроцесорних пристроїв
- •6.1 Основні характеристики і класифікація запам’ятовуючих
- •6.2 Надоперативні і оперативні запам’ятовуючі пристрої
- •6.3 Постійні запам’ятовуючі пристрої
- •Запам’ятовуючі пристрої з послідовним доступом
- •6.4 Організація модулів пам'яті мпс
- •7. Інтерфейсні віс для проектування мпс
- •7.1 Програмований адаптер паралельного інтерфейсу
- •7.2 Програмований зв’язковий адаптер
- •7.3 Програмований інтервальний таймер
- •8 Однокристальні мікроЕом
- •8.1.1 Мікроконтролер мк 51
- •Арифметико-логічний пристрій
- •Доступ до зовнішньої і резидентної пам’яті
- •Типи операндів та способи адресації
- •Команди логічних операцій
- •Команди операцій з бітами
- •Команди передачі керування
- •8.1.2 Родина мк52
- •8.1.3 Перспективна розробка фірми analog devices
- •8.2 Мікроконтролери фірми microchip
- •Основи програмування на мові Асемблера
- •Формат бланка асемблерної програми
- •9.2 Директиви асемблера
- •9.3 Макрокоманди
- •10 Загальні засади і особливості програмування та відлагодження мікропроцесорних пристроїв
- •10.1.2 Етапи проектування мпс
- •10.2.1 Системи програмування
- •10.2.2 Засоби трансляції і компіляції
- •10.2.3 Засоби редагування зв’язків і компоновки
- •10.3 Засоби відлагодження мікропроцесорних систем
- •Засоби для контролю та відлагодження аз мпс
- •10.3.1 Засоби відлагодження мікропроцесорних програм
- •10.3.2 Засоби комплексного відлагодження мпс
- •11.Когутяк м.І.Мікропроцесорний комплект к580 і його використання в керуванні.Навчальний посібник.- Івано-Франківськ ,2000.-96с.
- •13. Когутяк м. І.Однокристальні мікроЕом.Родина мк51 .Навчальний посібник.- Івано-Франківськ ,2000.-56с
Архітектура мікропроцесора
Укрупнено структурна схема МП ВМ 86 отримує дві відносно незалежні частини (рисунок 4.26): операційний пристрій ЕU, який реалізовує задані командою операції, і пристрій шинного інтерфейсу ВIU, який здійснює добування команд з памяті, а також звернення до памяті і зовнішніх пристроїв для читання операнда і запису результату.
Це підвищує швидкодію МП, оскільки ці пристрої працюють паралельно.
Операційний пристрій ЕU має групу регістрів оперативного призначення, АЛП, регістр індикаторів (ознак) F та блок керування.
Вісім 16-бітових регістрів оперативного призначення (РЗП) беруть участь у багатьох командах. Регістри АХ, ВХ, СХ і DХ використовуються передусім для зберігання даних і допускають окреме використання їх молодших і старших байтів. Регістри SР, ВР, SI, DI використовуються головним чином для зберігання адресної інформації. Відповідність регістрів для ВМ86 і ВМ 80 приведені в таблиці 4.10, де FL-молодщий байт регістра F.
Таблиця 4.10
Регістри ВМ 80 |
А |
В |
C |
D |
Е |
Н |
L |
SР |
РС |
F |
Регістри ВМ 86 |
АL |
CH |
CL |
DH |
DL |
ВН |
BL |
SР |
ІР |
FL |
Інші регістри є неподільними і оперують 16-бітовими словами. Регістри SР і ВР зберігають зміщення адреси в межах біжучого стекового сегмента пам'яті, а індексні регістри SI і DI зберігають адреси відповідно в біжучому сегменті даних і в біжучому додатковому сегменті. Одначе при використанні цих регістрів для адресації операндів можлива заміна сегментів пам'яті.
Рисунок 4.26-Структурна схема МП ВМ86
Арифметико-логічний пристрій (АЛП) має 16-ти бітовий комбінаційний суматор, при допомозі якого виконуються арифметичні операції, набір комбінаційних схем для виконання логічних операцій, схеми для операцій зсуву і десяткової корекції, а також регістри для тимчасового зберігання операндів і результатів.
До АЛП під'єднаний регістр індикаторів F (рисунок 4.27). Його молодший байт FL повністю відповідає регістру індикаторів МП ВМ80.
|
|
|
FH |
|
|
|
|
|
|
|
FL |
|
|
|
|
15 |
14 |
13 |
12 |
11 |
10 |
9 |
8 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
* |
* |
* |
* |
ОF |
ОF |
IF |
TF |
SF |
ZF |
* |
АF |
* |
РF |
* |
СF |
Рисунок 4.27-Формат регістра індикаторів F
П'ять арифметичних індикаторів СF, РF, ZF, SF і ОF (крім АF) використовуються для реалізації розгалужених програм.
Призначення арифметичних індикаторів:
СF- індикатор переносу;
АF- індикатор додаткового переносу;
РF- індикатор паритету;
ZF-індикатор нуля;
SF- індикатор знаку;
ОF-ознака переривання, яка дозволяє генерувати програмне переривання.
Для керування роботою МП є додаткові три індикатори:
DF-індикатор напрямку обробки ланцюжків:
DF=0- від меншої адреси;
DF=1-від більшої адреси.
ІF-дозвіл на переривання (команди СLI і STI); при ІF=1 дозвіл на переривання по входу INTR; при ІF=0- заборона переривання. ТF-індикатор трасування; при ТF=1 МП переходить в покроковий режим роботи.
Пристрій керування (ПК) дешифрує команди, а також виробляє необхідні керуючі сигнали.
Пристрій шинного інтерфейсу ВIU має блок сегментних регістрів, покажчик команд, суматор адреси, конвеєр команд і буфери, які забезпечують зв'язок з шиною. ВIU виконує операції обміну між МП і пам'яттю або портами вводу-виводу, які ініціює операційний блок або сам шинний інтерфейс самостійно, забезпечуючи випереджаюче добування кодів чергових команд з пам'яті.
Конвеєр команд має набір байтових регістрів і виконує роль регістра команд, в якому зберігаються коди, вибрані з пам'яті. Довжина конвеєра 6 байтів.
Сегментні регістри зберігають базові (початкові) адреси сегментів пам'яті: кодового сегмента СS, в якому є програма, стeкового сегмента SS, сегмента даних DS, додаткового сегмента ЕS, в якому переважно розміщуються дані. Наявність сегментних регістрів обумовлено розподілом пам'яті на сегменти і використаним способом адресації памяті. Хоча МП має 20-бітову шину фізичної адреси пам'яті, він оперує з 16-бітовими логічними адресами, які складаються із базової адреси сегмента і зміщення в сегменті.
Суматор адреси здійснює обчислення 20-бітової адреси.
Вказівник команд ІР зберігає зміщення наступної команди в біжучому кодовому сегменті. Він є аналогом стандартного лічильника для МП ВМ 80 з тією різницею, що його вміст визначає адресу команди тільки в сукупності з вмістом регістра СS.