Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
МПТ.doc
Скачиваний:
30
Добавлен:
03.11.2018
Размер:
20.52 Mб
Скачать

Запам’ятовуючі пристрої з послідовним доступом

Дані запам’ятовуючі пристрої є різновидом ОЗП. Термін “послідовний доступ” oзначає, що позиція слів є доступною для зчитування тільки у певному порядку. Розрізняють два типи цих пристроїв:

1. Слово переміщується завжди в одному напрямку вздовж ланцюга із групи елементів. Інформація записується в першу групу елементів на початку ланцюга і зчитується в кінці. Такі ЗП називають буферними (рис.6.6а).

Вхід Вихід

  • D0 o o . . . . . . o 

  • D1 o o . . . . . . o 

  • D2 o o . . . . . . o 

  • D3 o o . . . . . . o 

. . . . . . . . . . .

. . . . . . . . . . .

. . . . . . . . . . .

. . . . . . . . . . .

  • D7 o o . . . . . . o 

1 2 . . . . . . m

Група елементів

а)

Вхід/Вихід

D0  o o . . . . . . o

D1  o o . . . . . . o

D2  o o . . . . . . o

D3  o o . . . . . . o

. . . . . . . . .

. . . . . . . . .

. . . . . . . . .

. . . . . . . . .

D7  o o . . . . . . o

1 2 . . . . . . m

Група елементів

б)

Рисунок 6.6-- Ілюстрація роботи ЗП з послідовним доступом.

2. Слова можуть переміщуватись в будь-якому напрямку, а інформація записується і зчитується на одній і тій же групі елементів, тобто в порядку, протилежному до запису. ЗП цього типу називають стековими (рис. 6.6 б).

6.4 Організація модулів пам'яті мпс

Модуль пам'яті синтезують на базі окремих ВІС статичної або динамічної пам'яті, а також ВІС ПЗП. Випускаються 1-, 4-, 8- і 16-розрядні ВІС пам'яті.

При побудові модулів пам'яті виникає задача нарощування інформаційної ємності шляхом об'єднання ВІС у відповідну матрицю, а також буферизація шини адреси, даних і керування. Нарощування ємності здійснюється двома шляхами:

1) Розширення розрядності шляхом паралельного включення ВІС, які об'єднуються по всім виводам, крім інформаційних (рисунок 6.7а ).

Рисунок 6.7- Способи нарощування ємності пам'яті

2) Об'єднання ВІС пам'яті по інформаційним входам – виходам . Крім

них об'єднуються всі решта входів за виключенням входів (вибір кристала), які визначають ту мікросхему, що включається в роботу (рисунок 6.7б ).

ПЗП, як правило, випускаються багаторозрядними на 4, 8, 16 розрядів. Тому нарощування їх ємності досягається шляхом поданим на рисунку 6.7б. Зараз випускаються статичні ОЗП, аналогічні за топологією і призначенням виводів, як у програмованих ПЗП. Наприклад, ОЗП типу К573РУ9 має таку ж, як і мікросхема ПЗП типу К573РФ2, РФ5 організацію 2Кх8 і аналогічну топологію виводів.

Таким чином, при організації модуля пам'яті на друкованій платі, як правило, резервують посадочні місця з однаковою розводкою для нарощування ємності модуля.

Приклад схеми включення пристроїв пам'яті в МПС поданий на рисунку 6.8 .

Рисунок 6.8 - Організація модуля пам 'яті.

На схемі модуль реалізований на базі мікросхеми ПЗП з ультрафіолетовим стиранням типу К573РФ2(РФ5) і мікросхемі статичного ОЗП типу К573РУ9. Кожна з цих мікросхем здатна зберігати 2 КБайти інформації розрядністю в слово. Вибір необхідного слова здійснюється при допомозі адресних сигналів АО-А10. Крім того, для селекції відповідного кристалу на входи формуються сигнали вибору, які генеруються дешифратором К555ИД7 шляхом аналізу старших розрядів адреси А11-А15. Мікросхеми ПЗП (RОМ) і ОЗП (RАМ) включаються в роботу, коли старші розряди адресної шини А15-А11 будуть знаходитись в стані 00000 і 00001. Таким чином, комірки ПЗП і ОЗП займають в адресному просторі області ООООН-07FFН і 0800Н-ОFFFН.

Перехід виходів мікросхеми пам'яті у високоімпендансний стан забезпечується подачею логічної одиниці на входи (дозволу виходу) з лінії шини керування МП. Напрям передачі інформації в ОЗП змінюється в залежності від сигналу на лінії шини керування.

В ПЗП є вхід включення режиму програмування РG, на який в режимі читання необхідно подати +5В.

При необхідності об'єм пам'яті можна нарощувати, використанням додаткових ПЗП і ОЗП. При цьому їхні входи приєднуються до інших виходів дешифратора DС.

Є певні особливості при організації пам’яті в МПС на базі МП К 1810 ВМ86.

При підключенні ЗпП до шин МПС необхідно забезпечити передачу як двобайтових слів, так і окремих байтів. З цією метою память виконується у вигляді двох банків (рисунок 6.9): молодшого, підключеного до лінії даних D7-D0, який містить байти з парними адресами (А0=0), і старшого, підєднаного до D15-D8, який зберігає байти з непарними адресами (А0=1). Щоб кожне слово передавалось за один цикл шини, їх розміщують тільки за парною адресою. Адресна лінія А0 сумісно з лінією дозволу старшого банку ВНЕ забезпечує такі варіанти пересилок шиною даних:

А0=0, ВНЕ=0 -пересилається слово;

А0=0, ВНЕ=1 -пересилається тільки молодший байт;

А0=1, ВНЕ=0 -пересилається тільки старший байт;

А0=1, ВНЕ=1 -пристрій не вибрано.

Відпрацювання сигналу ВНЕ і вказаний порядок пересилок реалізується МП автоматично.

При читанні із ЗпП в будь-якому випадку на шину даних буде подаватись слово, з якого МП при необхідності вибере необхідний байт і розмістить його в регістр, визначений командою. Тому сигнали ВНЕ і АО на ПЗП не подаються. При запису в ЗпП необхідно розрізняти старший та молодший байти (інакше можна знищити інформацію в сусідньому байті). Для цього сигнали ВНЕ і А0 подаються на входи CSH i CSL вибору старшого та молодшого банків в ОЗП.

Процес звернення до ПЗП стробується сигналом MEMR, а до ОЗП-сигналами MEMR i MEMW, обєднаних при допомозі логічного елемента І-НІ. На рисунку ємність кожного блоку (ПЗП і ОЗП) складає 8 Кбайтів. Блок ПЗП може бути виконаний, наприклад на основі включених паралельно ВІС К573РФ4 ємністю 8 КБайтів кожна, а блок ОЗП-на основі восьми ВІС К537РУ10 ємністю 2 КБайти кожна. Адресні входи А12-А0 кожної пари ВІС зєднані паралельно і підєднані до адресних ліній А13-А1. Вільна лінія А15 використовується для вибору блоків ПЗП (А15=0) і ОЗП (А15=1). В загальному випадку для вибору блоків ПЗП і ОЗП, а також для окремої адресації сторінок цих блоків здійснюється дешифрація старших адресних ліній, наприклад при допомозі К155 ИД4.

Рисунок 6.9-Схема підключення банків памяті.

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.