- •Мікропроцесорна техніка
- •Мікропроцесорна техніка
- •Вступ....................................................................................5
- •Типові 8- та 16- розрядні мікропроцесори
- •5. Організація взаємодії мп з зовнішнім
- •1 Основні терміни. Структура та функціонування мікропроцесорної системи
- •2. Представлення чисел і елементи двійкової арифметики в цифрових пристроях
- •2.1 Позиційні системи числення
- •Шістнадцяткова система
- •Двійкова арифметика
- •Форми представлення чисел
- •3 Загальна характеристика та класифікація мп. Родини та комплекти мп.
- •Огляд мікропроцесорів відомих фірм-виробників
- •4 Типові 8- та 16- розрядні мікропроцесори для побудови мпс
- •4.1 Восьмирозрядний мікропроцесор 8080а
- •4.1.1 Архітектура і режими роботи мікропроцесора Архітектура мікропроцесора к580вм80а
- •4.1.2 Проектування центрального процесора
- •4.1.3 Система команд мп
- •4.2.1 Загальна характеристика ,архітектура та функціонування мікропроцесор
- •Архітектура мікропроцесора
- •Адресування пам'яті і організація вводу-виводу
- •Режими адресації
- •4.2.2 Система команд мікропроцесора вм86
- •5. Організація взаємодії мп з зовнішнім середовищем.
- •5.1 Інтерфейс
- •5.2 Порти вводу-виводу
- •5.3 Організація взаємодії елементів мпс
- •5.4 Типові методи вводу-виводу інформації в мпс
- •5.5 Інтерфейс з пзп
- •Інтерфейс з озп
- •Інтерфейс портів вводу/виводу
- •5.8 Загальні засади синтезу дешифраторів зовнішніх пристроїв
- •6 Пам’ять мікропроцесорних пристроїв
- •6.1 Основні характеристики і класифікація запам’ятовуючих
- •6.2 Надоперативні і оперативні запам’ятовуючі пристрої
- •6.3 Постійні запам’ятовуючі пристрої
- •Запам’ятовуючі пристрої з послідовним доступом
- •6.4 Організація модулів пам'яті мпс
- •7. Інтерфейсні віс для проектування мпс
- •7.1 Програмований адаптер паралельного інтерфейсу
- •7.2 Програмований зв’язковий адаптер
- •7.3 Програмований інтервальний таймер
- •8 Однокристальні мікроЕом
- •8.1.1 Мікроконтролер мк 51
- •Арифметико-логічний пристрій
- •Доступ до зовнішньої і резидентної пам’яті
- •Типи операндів та способи адресації
- •Команди логічних операцій
- •Команди операцій з бітами
- •Команди передачі керування
- •8.1.2 Родина мк52
- •8.1.3 Перспективна розробка фірми analog devices
- •8.2 Мікроконтролери фірми microchip
- •Основи програмування на мові Асемблера
- •Формат бланка асемблерної програми
- •9.2 Директиви асемблера
- •9.3 Макрокоманди
- •10 Загальні засади і особливості програмування та відлагодження мікропроцесорних пристроїв
- •10.1.2 Етапи проектування мпс
- •10.2.1 Системи програмування
- •10.2.2 Засоби трансляції і компіляції
- •10.2.3 Засоби редагування зв’язків і компоновки
- •10.3 Засоби відлагодження мікропроцесорних систем
- •Засоби для контролю та відлагодження аз мпс
- •10.3.1 Засоби відлагодження мікропроцесорних програм
- •10.3.2 Засоби комплексного відлагодження мпс
- •11.Когутяк м.І.Мікропроцесорний комплект к580 і його використання в керуванні.Навчальний посібник.- Івано-Франківськ ,2000.-96с.
- •13. Когутяк м. І.Однокристальні мікроЕом.Родина мк51 .Навчальний посібник.- Івано-Франківськ ,2000.-56с
5.2 Порти вводу-виводу
Для розуміння структури МПС введемо поняття порту вводу-виводу. Порти вводу-виводу (ПВВ) - це блоки (модулі), задачею яких є забезпечення взаємодії між МПС і зовнішнім середовищем (зовнішніми комунікаціями).
З однієї сторони, ПВВ - це місце безпосереднього контакту МПС з зовнішніми пристроями, з іншого - це засіб під’єднання зовнішніх пристроїв до МПС, тобто це елемент інтерфейсу.
Порт вводу - це будь-яке джерело даних, наприклад адресований регістр, під’єднаний до шин МПС. Він видає слово в МП, коли до нього відбувається звернення.
Порт виводу - це будь-який приймач даних, наприклад адресований регістр, під’єднаний до шин МПС. Він одержує слово від МП, коли останній звертається до нього.
Таким чином, ПВВ - це адресовані одно- або двонаправлені буферні регістри, які використовуються для побудови програмованих інтерфейсів. ПВВ мають свої адреси, тому до МПС можна підключати декілька зовнішніх пристроїв.
Кожний порт є складовою частиною інтерфейсу між МП і деяким зовнішнім пристроєм, наприклад контролером технологічних процесів, давачами, ЦАП, АЦП, терміналом, зовнішньою пам’яттю тощо.
5.3 Організація взаємодії елементів мпс
Магістральний принцип організації МПС забезпечує з допомогою апаратних засобів можливість взаємодії МП з іншими елементами схеми. Інформаційний обмін між пристроями через СШД можливий за умови, що дані пристрої мають формувачі з трьома станами (лог 0 і 1 та високоімпендансний стан). В даному випадку МП, ПЗП, ОЗП і порти вводу мають на виході такі формувачі, які відкриваються за сигналом вибірки . При його наявності інформація із вибраного пристрою переміщується на CШД.
МП діє в системі як контролер. Він гарантує, що в будь-який момент часу шиною даних може скористатись один пристрій.
Якщо МП необхідно зчитати дані із ПЗП, він блокує свої власні інформаційні виходи і тільки потім формує керуючі сигнали, які відкривають ПЗП. Після цього вихідна інформація з ПЗП з'явиться на CШД, звідки МП її зчитує. Аналогічно відбувається зчитування з ОЗП і порту вводу.
Щоб записати дані в пам'ять пристрою (ОЗП або порт виводу), МП спочатку пересилає їх на шину даних, а потім формує керуючі сигнали, за якими відповідний пристрій переходить в режим запису і дані фіксуються внутрішніми схемами пристрою-приймача.
Таким чином, всяка передача даних в середині МПС здійснюється через одну загальну шину даних, до якої під'єднані всі пристрої. Логічний пристрій керування за сигналами МП, керує кожним пристроєм, визначає моменти, в які вони мають вивести дані на CШД або зчитати їх звідти.
Очевидно, що обмін інформацією через CШД неможливий без США. Вона є однонаправленою і тому її функціонування простіше ніж у СШД (МПСШАпристрій). При використанні адресної шини кожна комірка пам'яті або порт вводу/виводу має свою власну однозначну адресу. Тому перед початком всякої передачі інформації з використанням СШД необхідно вказати конкретну адресу пересилки. Ця адреса точно визначає комірку пам'яті або порт вводу/виводу, до якого МП необхідно мати доступ. Таким чином МП може взаємодіяти з всіма блоками системи.
Частиною логічного пристрою керування є дешифратор адреси. Він формує сигнали вибору пристрою, коли на США є повна адреса. Дешифратор адреси 3000 Н в двійковій формі задається числом 0011.0000.0000.0000. Вихід цього дешифратора знаходиться в стані "лог.0" тільки при появі цього коду на США. Цей сигнал використовується далі для розблокування відповідного порту вводу/виводу або пам'яті (рисунок 5.2)
Рисунок 5.2
Для керування роботою пристроїв МПС МП формує два основні керуючі сигнали: i . Якщо сигнал має низький рівень, це означає, що виконується операція зчитування, при якій МП заставляє адресований пристрій вивести дані на СШД. Низький рівень сигналу означає, що виконується операція запису, а дані на СШД пересилає МП, заставляючи адресований пристрій записати їх.
Як правило передача даних від і в МП через шини здійснюється в таких формах:
1) Зчитування з пам'яті.
2) Запис в пам'ять.
3) Зчитування з ПВВ (пристроїв вводу/виводу).
4) Запис в ПВВ.
5) Керування перериванням або обнулінням.
Організація даних режимів роботи забезпечується відповідними інтерфейсами пристроїв ПЗП, ОЗП і ПВВ.