Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ORE_lections.docx
Скачиваний:
138
Добавлен:
13.03.2016
Размер:
10.72 Mб
Скачать

9.5. Представление логических переменных электрическими сигналами

В настоящее время в цифровой технике широко применяется потенциальный способ представления логических переменных и логических функций. Потенциальный способ представления ставит в соответствие логическим 1 и 0 два различных уровня напряжения (см. рис. 9.3). Представление логической 1 высоким уровнем – U1, а логического 0 – низким – U0 называют положительной логикой (рис. 9.3а). Представление логического 0 высоким уровнем – U0, а логической 1 – низким – U1 называют отрицательной логикой (рис. 9.3б). В дальнейшем будем рассматривать цифровые устройства, работающие на потенциальной положительной логике.

а) б)

Рис. 9.3. Потенциальный способ представления логических переменных и

логических функций

9.6. Базовые логические элементы. Их классификация,

схемотехника и принцип действия

Особенности построения ЛЭ. В настоящее время по технологическим и потребительским свойствам находит широкое применение элементная база цифровых устройств на биполярных и полевых транзисторах. Транзисторы работают в режиме ключа (открыт, закрыт). При работе в ключевом режиме транзисторы не чувствительны к разбросу параметров, поэтому для схем не нужна настройка, что позволяет автоматизировать изготовление ЛЭ. Во многих схемотехнических решениях ЛЭ ток протекает только в момент переключения из одного в другое состояние, поэтому ЛЭ рассеивают малую мощность, что позволяет располагать много транзисторов в малом объеме, т.е. реализовать миниатюрные ЛЭ. Цифровые электронные схемы выпускаются в виде интегральных схем (ИС). Сложность ИС характеризуется степенью функциональной интеграции: , гдеNЛЭ – количество логических элементов И-НЕ или ИЛИ-НЕ, расположенных на одной подложке. ИС выпускаются сериями, которые включают ряд специализированных устройств. Основу каждой серии составляет базовый логический элемент.

На биполярных транзисторах реализуют ИС следующих типов логики: транзисторно-транзисторная логика (ТТЛ), эмиттерно-связная логика (ЭСЛ), интегральная инжекционная логика (И2Л). Наряду с ними широко применяются ИС на полевых транзисторах с изолированным затвором, т.н. МОП-структуры (МОП логика), а также на комплементарных полевых транзисторах с каналами р- и n-типа, т.н. КМОП логика (КМОПЛ). На практике широко применяются ИС ТТЛ серии К155 и ИС КМОПЛ серий К176, К561. ИС КМОП логики технологичны в изготовлении, обладают повышенной степенью интеграции.

На рис. 9.4 показана схема базового ЛЭ ТТЛ. Многоэмиттерный транзистор VT1, включенный на входе и который может иметь от двух до восьми входов (эмиттеров), выполняет логическую функцию И. Транзисторы VT2, VT3, VT4 образуют сложный инвертор, выполняющий логическую функцию НЕ. На транзисторе VT2 и резисторах R2, R3 собран предварительный фазоинвертирующий усилитель. На транзисторах VT3 и VT4 собран выходной усилитель. Все транзисторы работают в ключевом режиме. При хотя бы одном нулевом входном сигнале транзистор VT1 открыт и находится в режиме насыщения. Напряжение коллектора VT1 в этом случае низкое. Поскольку UБ2 = UК1, то транзистор VT2 закрыт и UК2 = EП, а UЭ2 = 0. Так как UБ3 = UК2, а UБ4 = UЭ2, то транзистор VT3 открыт, а транзистор VT4 – закрыт и UВЫХ = UК4 = EП, что соответствует высокому уровню Y = 1. Если на всех входах высокое напряжение (логическая 1), то транзистор VT1 оказывается включенным инверсно (коллектор и эмиттер меняются ролями) и малый ток, протекающий через R1 и коллекторный переход VT1, создает на них малое падение напряжения. Это в свою очередь обеспечивает напряжение на базе VT2 (UБ2 > 0,8 В) достаточное для перевода транзистора в режим насыщения. Ток, протекающий в цепи R2, VT2, R3, создает низкое напряжение UБ3 = UК2 (транзистор VT3 закрыт) и высокое напряжение UБ4 = UЭ2 (транзистор VT4 насыщен). В режиме насыщения UВЫХ = UК4 составляет порядка 0,4 В, что соответствует низкому уровню = 0. Следовательно, рассмотренная схема выполняет функцию И-НЕ. Диод VD4 обеспечивает дополнительное смещение напряжения на эмиттере VT3 для его надежного запирания. Диоды VD1-VD3 – демпферные, защищают входы при переходных процессах в моменты переключений. Включение диодов VD1 - VD4 является типовым приемом интегральной технологии для защиты схем от ложного срабатывания.

Показанная на рис. 9.5а комплементарная пара полевых транзисторов с индуцированными каналами (один p-типа, другой n-типа) образует идеальный переключатель напряжения. Когда на входе действует напряжение высокого уровня, p-канальный транзистор закрыт, а n-канальный открыт. В случае напряжения низкого уровня на входе – транзистор n-типа закрыт, а p-типа открыт, т.е. комплементарная пара выполняет функцию НЕ. Отсутствие сквозного тока обеспечивает малую потребляемую мощность, что является важным достоинством КМОП-логики.

а) б) в)

Рис. 9.4. Схема базового ЛЭ ТТЛ

Рис. 9.5. Схема базовых ЛЭ КМОПЛ

Базовые ЛЭ КМОПЛ И-НЕ и ИЛИ-НЕ показаны на рис. 9.5б, 9.5в. ЛЭ И-НЕ образуется последовательным соединением n-канальных транзисторов и параллельным – р-канальных. Если хотя бы на одном входе действует логический 0, то последовательная цепь n-канальных транзисторов разомкнута и на выходе = 1. В этом случае, если схема нагружена, то через открытые p-канальные транзисторы и нагрузку будет протекать ток от источника питания. Только при подаче на все входы логической 1 открытые n-канальные транзисторы замкнут выход на корпус, и получим Y =0. Кроме этого закрытые p-канальные транзисторы отключают нагрузку от источника питания. Нетрудно убедиться, что схема с параллельным соединением n-канальных транзисторов и последовательным p-канальных выполняет функцию ИЛИ-НЕ.

ЛЭ характеризуются рядом статических и динамических параметров. К ним относятся напряжение источника питания, уровни напряжений логических 0 и 1, нагрузочная способность, помехоустойчивость, быстродействие, потребляемая мощность. Статические свойства схемы наглядно отражаются ее передаточной характеристикой – зависимостью напряжения на выходе от напряжения на одном из входов (рис. 9.6). Для схемы И-НЕ передаточную характеристику снимают при подаче одинаковых сигналов на входы. В этом случае она выполняет функцию инвертора. Изменяя UВХ, измеряют и строят зависимость UВЫХ=f(UВХ). По точкам, где коэффициент усиления K=UВЫХ/UВХ=1, определяют минимальное значение уровня логической 1 – и максимальное значение уровня логического 0 –. Абсцисса точки пересечения передаточной характеристики с уровнемсоответствует пороговому напряжению входного сигнала. Абсцисса пересечения передаточной характеристики с уровнемравна пороговому значению входного сигнала. Прина выходе поддерживается уровень логической 1, а при– уровень логического 0.

Рис. 9.6. Передаточная характеристика ЛЭ НЕ

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]