- •Введение
- •Глава 1. Системы элементов эвм
- •§ 1.1 Потенциальная система элементов ттл.
- •§ 1.2 Система элементов мдп (кмдп).
- •§ 1.3 Выходные каскады логических элементов.
- •1. Выход с открытым коллектором
- •2. Открытый эмиттерный выход
- •3. Выход с тремя состояниями
- •§ 1.4 Основные параметры логических элементов.
- •§ 1.5 Соглашения положительной и отрицательной логики.
- •§ 1.6 Особенности базисов современных элементов. Двойственность логических элементов.
- •§ 1.7 Разветвление по входу и выходу.
- •§ 1.8 Гонки.
- •§ 1.9 Гонки по входу.
- •Глава 2. Устройство эвм.
- •§ 2.1 Триггеры.
- •§ 2.2 Классификация триггеров.
- •§ 2.3 Синхронные (статические) rs-триггеры.
- •§ 2.4 D-триггер (dv-триггер).
- •§ 2.5 Класс двухступенчатых триггеров. Jk-триггер.
- •§ 2.6 Дешифраторы, шифраторы.
- •§ 2.7 Преобразователи произвольных кодов.
- •§ 2.8 Мультиплексоры.
- •§ 2.9 Регистры.
- •§ 2.10 Счетчики.
- •§ 2.11 Счетчики с параллельным переносом.
- •§ 2.12 Двоично-кодированные счетчики с произвольным модулем.
- •§ 2.13 Счетчики с недвоичным кодированием.
- •§ 2.14 Полиномиальные счетчики.
- •§ 2.15 Компараторы.
- •Глава 3. Сумматоры
- •§ 3.1 Инкременторы.
- •§ 3.2 Многоразрядные сумматоры с последовательным переносом.
- •§ 3.3 Сумматор с двухколейным переносом.
- •§ 3.4 Сумматоры с параллельным переносом.
- •Глава 4. Алу
- •§ 4.1 Классификация алу. Его назначение.
- •§ 4.2 Языки описания вычитаемых устройств.
- •§ 4.3 Алу для сложения (вычитания) чисел с фиксированной точкой.
- •§ 4.4 Методы умножения двоичных чисел.
- •§ 4.5 Алу для умножения чисел с фиксированной точкой.
- •§ 4.6 Деление целых чисел с фиксированной точкой.
- •§ 4.7 Арифметические операции над десятичными числами (двоично-десятичные сумматоры)
- •§ 4.8 Матричные умножители.
- •§ 4.9 Блок логических операций.
- •§ 4.10 Последовательные умножители.
- •Глава 5. Операции над числами с плавающей точкой.
- •§ 5.1 Сложение и вычитание чисел с плавающей точкой.
- •§ 5.2 Умножение чисел с плавающей точкой.
- •§ 5.3 Деление чисел с плавающей точкой.
- •§ 5.4 Драйверы, шинные приемопередатчики
- •Глава 6. Процессор, его состав
- •§ 6.1 Структурная схема цп
- •§ 6.4 Микропроцессоры
§ 5.4 Драйверы, шинные приемопередатчики
Усилитель тока с большой нагрузочной способностью принято называть буфером или драйвером.
Многоразрядные драйверы с z состояниями выходов используются для подключения устройств к системной (внутренней) шине микропроцессорных систем с помощью монтажной ИЛИ. такие драйверы часто называют шинными формирователями или шинными драйверами (BUS Driver).
…………….
Если каждый разряд формирователя управляется отдельным сигналом, то формирователь принято обозначать
Шинные формирователи могут быть и с открытым коллекторным выходом.
Шинные приемопередатчики.
Рассмотренные драйверы передают сигнал в одном направлении, однако часто возникает необходимость передавать данные по одной шине в двух направлениях: код процессора к памяти или внешним устройствам. Для этого применяется двунаправленные драйверы, которые принято называть приемопередатчиками.
…………….
Глава 6. Процессор, его состав
Процессором называется устройство, осуществляющее процесс обработки данных и программное управление этим процессом.
………………
Устройства входа/выхода, внешняя память и т.д.
Процессор – это основная часть ЭВМ, производящая обработку данных в соответствии с набором команд, хранящихся в памяти. Каждая такая команда – набор управляющих микрокоманд и управляющих символов.
§ 6.1 Структурная схема цп
IBA, IBD – внутренние шины данных и адреса, которые соединяются с внешней шиной через двунаправленные базы данных. Шина адреса IBA через буферный драйвер ВА – однонаправленный с внешней адресной шиной базы данных.
Драйвер управляет сигналами y4 и y5.
АЛУ в составе которого АС - аккумулятор (RG сумматора) как основной его регистр. RGП – регистровая память, эту память часто называют Регистрами Общего Назначения.
СУ – устройство управления: управляет не только процессором, но и внешними устройствами.
y1 – последовательность управляющих сигналов в АЛУ.
U1 – осведомительные сигналы (сигналы признаков результата).
y2 – сигналы управления регистровой памятью.
y3 – сигналы управления внешними устройствами.
U2 – сигналы от внешних устройств, в том числе сигналы прерывания.
§ 6.4 Микропроцессоры
………………..
управление прерываниями (состоит из контроллера прерываний);
управление последовательным входом/выходом;
ALU – ……….
АС – аккумулятор ( регистр сумматора и операнда:;
TR – регистр;
DA – регистр встроенный в ALU;
IR – регистр команд;
DC ….. – дешифратор и формирователь машинных циклов.
Улыбнись! Хи-хи-хи……
Микропроцессор имеет 8-разрядную внутреннюю шину IL? по которой все его блоки обмениваются информацией.
AC (Accumulator) – регистр, выполненный на двухступенчатых триггерах, способен хранить одновременно два слова: один из операндов, поступающий из шины и результат операции в ALU.
TR (Temporary Register) – регистр временного хранения одного из операндов (раньше – RGB).
ALU – комбинационная схема, выполняющая операции сложения/вычитания сдвига, сравнения слов, поразрядные логические операции по формуле: АС = А*В. Умножение и деление этим ALU выполняется по специальным программам.
DA (Decimal Adjust) – в ALU эта схема осуществляет перевод двоичных чисел в двоично-десятичные, для выполнения операций над десятичными числами.
RF (Register Flags) – регистр флагов или признаков результатов операций.
WL – блоки 8-разрядных регистров, SP и PC.
…………….
Связан с шиной данных через MUX / DMUX.
Регистры W и Z для временного хранения данных при выборе команды из памяти программисту не доступны.
BL – регистры общего назначения (РОН) часто называют внутренней сверхоперативной памятью. Они доступны программисту для размещения как данных, так и адресов.
BC, DE, HL – пары регистров могут использоваться как 16-разрядные регистры для хранения 16-разрядных адресов при косвенной адресации. Косвенная адресация – в команде указывается двухразрядный адрес (номер пары регистров), в которой расположен 16-разрядный адрес операнда.
SP (Stack Pointer) – 16-разрядный регистр – указатель стека (специально ограниченная память, не требующая организации каждой ячейки). Аппаратно стек организуется в ОЗУ в выделенной области памяти из К ячеек при запрете использования этой области для других целей. Основное назначение стека – обслуживание прерываний программы и выполнение подпрограмм.
PC (Program Counter) – программируемый счетчик, выдает адрес команды ………. в любой из 64-ти К ячеек памяти. При сбросе МП, РС обнуляется, поэтому в начале работы МП всегда выдается первый или нулевой адрес команды. После выборки команды из памяти счетчик РС инкрементируется, тем самым, выдавая адрес следующей команды.
Инкрементор (декрементор) – изменяет слова, передаваемые через ник на +1 или –1.
IR (Instruction Register)– регистр команд, принимает команды из памяти. Команда, после ее дешифровки, порождает сигналы, необходимые для реализации машинных циклов, предписанных кодом операции в команде.
……… – управление прерываниями.
Блок управления последовательным вводом/выводом обеспечивает в случае необходимости преобразование параллельного кода (байта) в последовательный и наоборот. Работает этот блок под управлением двух сигналов: SID (Serial Input Data) и SOD (Serial Output Data) – вход и выход последовательной передачи.
По команде RIM входной бит данных загружается в старший разряд аккумулятора АС, а по команде SIM выводится из этого разряда.
Функции выводов и сигналов блока синхронизации и управления МП.
А158 – адресные линии выходят из регистра.
RA
AD7 – мультиплексированные линии младшего байта адреса или байта данных.
Все эти линии переходят в …… в режимах, при наличии следующих сигналов:
HOLD – сигнал захвата линии;
HLDA – сигнал подтверждения захвата шины;
RESET – выходной сигнал сброса для внешних модулей (информирование внешних устройств о том, что произошел сброс);
READY – входной сигнал, информирующий о том, что память или внешнее устройство готовы к обмену с МП. Если готовности нет (отсутствие сигнала READY) МП входит в состояние ожидания.
RD, WR – стробы чтения записи, выходы переходят в третье состояние HOLD, HLDA, RESET.
S1, S - сигналы состояния МП, сообщаемые внешней среде, формируются вначале и сохраняются в течение машинного цикла;
IO / M – сигнал выбора памяти или внешнего устройства; совместно с S1 и S идентифицирует тип машинного цикла.
Литература:
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1.