- •Введение
- •Глава 1. Системы элементов эвм
- •§ 1.1 Потенциальная система элементов ттл.
- •§ 1.2 Система элементов мдп (кмдп).
- •§ 1.3 Выходные каскады логических элементов.
- •1. Выход с открытым коллектором
- •2. Открытый эмиттерный выход
- •3. Выход с тремя состояниями
- •§ 1.4 Основные параметры логических элементов.
- •§ 1.5 Соглашения положительной и отрицательной логики.
- •§ 1.6 Особенности базисов современных элементов. Двойственность логических элементов.
- •§ 1.7 Разветвление по входу и выходу.
- •§ 1.8 Гонки.
- •§ 1.9 Гонки по входу.
- •Глава 2. Устройство эвм.
- •§ 2.1 Триггеры.
- •§ 2.2 Классификация триггеров.
- •§ 2.3 Синхронные (статические) rs-триггеры.
- •§ 2.4 D-триггер (dv-триггер).
- •§ 2.5 Класс двухступенчатых триггеров. Jk-триггер.
- •§ 2.6 Дешифраторы, шифраторы.
- •§ 2.7 Преобразователи произвольных кодов.
- •§ 2.8 Мультиплексоры.
- •§ 2.9 Регистры.
- •§ 2.10 Счетчики.
- •§ 2.11 Счетчики с параллельным переносом.
- •§ 2.12 Двоично-кодированные счетчики с произвольным модулем.
- •§ 2.13 Счетчики с недвоичным кодированием.
- •§ 2.14 Полиномиальные счетчики.
- •§ 2.15 Компараторы.
- •Глава 3. Сумматоры
- •§ 3.1 Инкременторы.
- •§ 3.2 Многоразрядные сумматоры с последовательным переносом.
- •§ 3.3 Сумматор с двухколейным переносом.
- •§ 3.4 Сумматоры с параллельным переносом.
- •Глава 4. Алу
- •§ 4.1 Классификация алу. Его назначение.
- •§ 4.2 Языки описания вычитаемых устройств.
- •§ 4.3 Алу для сложения (вычитания) чисел с фиксированной точкой.
- •§ 4.4 Методы умножения двоичных чисел.
- •§ 4.5 Алу для умножения чисел с фиксированной точкой.
- •§ 4.6 Деление целых чисел с фиксированной точкой.
- •§ 4.7 Арифметические операции над десятичными числами (двоично-десятичные сумматоры)
- •§ 4.8 Матричные умножители.
- •§ 4.9 Блок логических операций.
- •§ 4.10 Последовательные умножители.
- •Глава 5. Операции над числами с плавающей точкой.
- •§ 5.1 Сложение и вычитание чисел с плавающей точкой.
- •§ 5.2 Умножение чисел с плавающей точкой.
- •§ 5.3 Деление чисел с плавающей точкой.
- •§ 5.4 Драйверы, шинные приемопередатчики
- •Глава 6. Процессор, его состав
- •§ 6.1 Структурная схема цп
- •§ 6.4 Микропроцессоры
§ 2.7 Преобразователи произвольных кодов.
Если закон преобразования одного кода в другой не удается описать каким-либо правилом, то это преобразование можно задать таблицей соответствия, и на ее основе построить нужный преобразователь.
I метод: исходный двоичный код преобразуется в десятичный, который, в свою очередь, преобразуется в нужный код.
Этот метод удобен при использовании стандартных дешифраторов и шифраторов.
Например: необходимо преобразовать код А в код В, и это преобразование задано таблицей:
А |
В | |||
а2 |
а1 |
Z |
J |
K |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
II метод: использование логического устройства комбинационного типа, которое непосредственно реализует заданное преобразование.
Рассмотрим предыдущий пример, по таблице соответствия составим уравнения:
§ 2.8 Мультиплексоры.
Мультиплексор – осуществляет подключение одного из входных каналов к своему выходу под управлением адресного входа.
Многоразрядные мультиплексоры составляются из одноразрядных.
УГО:
Входы мультиплексора делят на две группы: xi – информационные и ai – адресные.
E-вход – вход стробирования.
Работа мультиплексора описывается формулой:
При любом значении адресного входа все слагаемые равны нулю, кроме одного xi, где xi – значение текущего адресного входа.
Наращивание размерности, как правило, происходит пирамидальными структурами (рис. на стр. 27).
Мультиплексор является универсальным логическим модулем (УЛМ), позволяющим реализовать любую(!) логическую функцию для заданного числа аргументов.
Существуют способы настройки УЛМ:
1) фиксация некоторых видов мультиплексора. Общее число возможных логических функций от m аргументов равно , число возможных комбинаций двоичного кода равно,n – разрядность двоичного кода.
==>n=– это выражение определяет соотношение между числами входа разного типа. При этом на адресные входы следует подавать аргументы функции, а на информационные входы – сигналы настройки (фиксированные величины).
Пример:
Воспроизвести функцию неравнозначности на мультиплексоре 4–1.
-
x0
x1
0
0
F0=0
0
1
F1=1
1
0
F2=1
1
1
F3=0
2) этот метод основан на расширении алфавита настроечных сигналов:
0, 1 0, 1,, где – литерал одного из аргументов функции (литерал – либо сама переменная, либо ее инверсия), перенос одного из аргументов в число настроечных сигналов не вызывает необходимости изменения схемы мультиплексора, но дает возможность реализовать функцию с числом аргументов на единицу больше.
Для нового алфавита вход настройки находится так: аргументы, за исключением , подаются на адресные входы, что соответствует их фиксации в выражении для искомой функции, которая после этого становится функцией единственного аргумента. Полученная функция называется остаточной и подается на один из настроечных входов.
Очевидно, если исходная функция имеет m аргументов, и в число настроечных сигналов будет перенесен один из аргументов, то возникает m вариантов решения, причем в число настроечных сигналов рекомендуется переносить тот аргумент, который имеет минимальное число вхождений в термы функции.
Пример: х1 – в число сигналов настройки
Составим таблицу получения остаточной функции:
х2 |
х3 |
Fост |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
х1 |
По пути расширения алфавита сигнала можно идти и дальше, используя дополнительные логические схемы, которые будут воспроизводить Fост, зависящую уже более чем от одного аргумента.
Пример:
х3 |
х4 |
Fост |
0 |
0 | |
1 |
0 |
1 |
0 |
1 | |
1 |
1 |
Мультиплексоры применяются не только как универсальные логические модули, но и как коммутатор, например, для параллельного сдвига в регистрах.
Сдвиг осуществляется подачей соответствующего адреса А2, А1. Очевидно, что любой из разрядов RG1 (i-1, i, i+1, i+2,...) может быть переписан в i-ый разряд RG2. На входе каждого разряда RG2 стоит мультиплексор, аналогичный указанному. Такой тип сдвига широко применяется при построении скоростных умножителей.